KR940003157B1 - 주파수 변조회로 - Google Patents

Abstract

내용 없음.

Description

주파수 변조회로

제1도는 종래의 블럭 다이어그램.

제2도는 본 발명에 따른 블럭 다이어그램.

제3도는 제2도의 일실시예를 보여주는 회로도.

제4도는 제3도의 동작에 따른 주파수 신호의 파형도.

본 발명은 주파수 변조에 관한 것으로, 특히 두개의 주파수 신호를 합성하여 평형 변조하는 장치에 관한 것이다. 오디오 또는 비디오 장치등에서도 일반적으로 서로 다른 주파수를 가지는 신호를 받아서 이들을 평형 변조하는 회로가 사용된다. 종래의 주파수 변조는 입력신호의 주파수가 항상 일정하게 입력된다고 가정한 상태에서 평형 변조를 행하여 왔다. 제1도의 종래의 주파수 변조회로를 참조하면, 입력되는 변조신호 f1과 반송신호 f2가 이들이 만들어지는 회로등으로 부터 변조회로(1)로 인가될때, 주파수 편차가 존재하게 되면 변조된 주파수 신호 f3에서의 주파수편이(상기 반송신호 f2와 변조된 반송주파수의 주파수차이)가 일정하기 않게 되어 상기 출력되는 변조 주파수 신호 f3의 주파수 원하는 범위를 벗어나 버리는 문제가 있다.

예를들면, 상기 변조신호 f1의 진폭이 원하지 않게 변하게 되면, 반송신호 f2가 일정한 주파수로 입력된다 하더라고 변조된 주파수 신호 f3의 주파수 조밀도는 변동하게 된다. 전술한 주파수 편이의 원하는 최대치를 ±75㎑로 하고 상기 반송신호 f2의 주파수를 100㎒로 하여 변조 주파수신호 f3의 반송주파수를 100㎒±75㎑로 가정할 경우에, 주파수편이는 변조신호 f1의 진폭에 비례하므로 상기 변조신호 f1의 진폭이 소정차 이상을 넘어서게 되면 상기 최대치를 넘어설 수가 있다.

또한 상기 종래의 회로도로서는, 입력된 반송신호 f2의 반송주파수로 부터 원하는 만큼의 주파수 편이를 가진 변조 주파수신호 f3가 구해졌음을 자체적으로 확인할 수가 없기 때문에, 원하지 않은 변조주파수신호 f3가 출력된 경우에 이를 보정할 수 있는 수단이 구비되지 못한 단점이 있다.

따라서 본 발명의 목적은 입력되는 주파수 신호의 변동에 상관없이 항상 원하는 주파수 변조신호를 얻을 수 있는 주파수 변조 회로를 제공함에 있다.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명을 특징으로 한다.

그러면, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 본 발명에 따른 주파수 변조회로의 개략적인 구성을 보여주는 제2도를 참조하면, 본 발명에 따른 주파수 변조회로는, 변조신호 f1과 출력단(50)으로부터 궤환경로(51)를 통하여 되먹임되는 주파수변이전압신호 Vfc를 입력하고 이를 설정된 기준전압신호 REF1 및 REF2에 비교한 신호(11)를 출력하는 기준전압변환회로(10)와, 반송신호 f2와 기준전압변환회로(10)로부터 발생되는 신호(11)를 입력하여 주파수변조신호 f3를 발생하는 평형변조회로(20)와, 반송신호 f2와 주파수변조신호 f3를 입력하여 양자의 주파수편이를 검출하는 모니터회로(30)와, 출력단(50)과 접지사이에 연결되어 모니터회로(30)에 의해 검출된 주파수편이에 따라 충전 및 방전되는 캐패시터 C1과, 캐폐시터 C1의 충전 또는 방전에 따라 설정된 주파수변이전압신호 Vfc를 기준전압변환회로(10)로 전송하기 위한 궤환경로(51)를 가진다.

제2도의 상세한 실시예를 보여주는 제3도의 회로도를 참조하면, 기준전압변환회로(10)는, 전원전압 Vcc에 컬렉터가 연결되고 변조신호 f1에 베이스가 연결된 npn바이폴라트랜지스터 Q1과, 전원전압 Vcc에 컬렉터가 연결되고 제1기준전압신호 REF1에 베이스가 연결된 npn바이폴라트랜지스터 Q2와,Q1의 에미터에 연결된 저항 R1과, Q2의 에미터에 연결된 저항 R2와, 저항 R1을 통하여 Q1의 에미터에 컬렉터가 연결되고 제2기준전압신호 REF2에 베이스가 연결된 npn바이폴라트랜지스터 Q3와, 저항 R2를 통하여 Q2의 에미터에 컬렉터가 연결되고 주파수변이전압신호 Vfc에 베이스가 연결된 npn바이폴라트랜지스터 Q4와, Q3및 Q4의 에미터에 각각 연결된 저항 R3및 R4와, 저항 R3및 R4를 접지에 연결하는 독립전류원 I1으로 이루어진다. Q3 및 Q4의 컬렉터로부터 기준전압변환회로(10)의 출력신호들이 발생되어 변조회로(20)로 인가된다.

변조회로(20)는, 전원전압 Vcc에 컬렉터가 연결되고 Q3의 컬렉터에 베이스가 연결된 npn바이폴라트랜지스터 Q5와, 전원전압 Vcc에 컬렉터가 연결되고 Q4의 컬렉터에 베이스가 연결된 npn바이폴라트랜지스터 Q6와, 반송신호 f2에 베이스가 연결되고 저항 R5를 통하여 Q5의 에미터에 컬렉터가 연결되고 독립전류원 I2를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q7과, 제3기준전압신호 REF3에 베이스가 연결되고 저항 R6을 통하여 Q5의 에미터에 컬렉터가 연결되고 독립전류원 I2를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q8과, 제3기준전압신호 REF3에 베이스가 연결되고 저항 R7을 통하여 Q6의 에미터에 컬렉터가 연결되고 톡립전류원 I3를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q9와, 반송신호 f2에 베이스가 연결되고 저항 R8을 통하여 Q6의 에미터에 컬렉터가 연결되고 독립전류원 I3를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q10과, 반송신호 f2에 베이스가 연결되고 저항 R9를 통하여 전원전압 Vcc에 컬렉터가 연결되고 저항 R11 및 독립전류원 I4를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q11과, Q8의 컬렉터에 베이스가 연결되고 저항 R11 및 독립전류원 I4를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q12와, Q9의 컬렉터에 베이스가 연결되고 저항 R9를 통하여 전원전압 Vcc에 컬렉터가 연결되고 저항 R12 및 독립전류원 I4를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q13과, Q10의 컬렉터에 베이스가 연결되고 저항 R10을 통하여 전원전압 Vcc에 컬렉터가 연결되고 저항 R12 및 독립전류원 I4를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q14로 이루어진다. Q11 및 Q13의 컬렉터로부터 변조회로(20)의 출력신호 즉 주파수변조신호 f3이 발생되어 모니터회로(30)로 공급된다.

모니터회로(30)는, 전원전압 Vcc에 에미터가 연결되고 베이스와 컬렉터가 연결된 pnp바이폴라트랜지스터 Q15와, 전원전압 Vcc에 에미터가 연결되고 베이스와 컬렉터가 연결된 pnp바이폴라트랜지스터 Q16, Q11 및 Q13의 컬렉터에 베이스가 연결되고 Q15의 컬렉터에 컬렉터가 연결된 npn바이폴라트랜지스터 Q17과, Q16의 컬렉터에 컬렉터가 연결되고 Q12의 컬렉터에 베이스가 연결되고 Q17의 에미터에 에미터가 연결된 npn바이폴라트랜지스터 Q18과, Q12의 컬렉터에 베이스가 연결되고 Q15의 베이스에 컬렉터가 연결된 npn바이폴라트랜지스터 Q19와 Q17의 베이스에 베이스가 연결되고 Q16의 컬렉터에 컬렉터가 연결되고 Q19의 에미터에 에미터가 연결된 npn바이폴라트랜지스터 Q20과, Q17의 에미터와 Q20의 에미터사이에 연결된 저항 R13과, 반송신호 f2에 베이스가 연결되고 Q17의 에미터에 컬렉터가 연결되고 독립전류원 I5를 통하여 접지에 에미터가 연결된 npn 바이폴라트랜지스터 Q21과, 제4기준전압신호 REF4에 베이스가 연결되고 Q20의 에미터에 컬렉터가 연결되고 독립전류원 I5를 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터 Q22와, 전원전압 Vcc에 에미터가 연결되고 Q15의 베이스에 베이스가 연결된 pnp바이폴라트랜지스터 Q23과, 전원전압 Vcc에 에미터가 연결되고 Q16의 베이스에 베이스가 연결되고 출력단(50)에 컬렉터가 연결된 pnp바이폴라트랜지스터 Q24와, Q23의 컬렉터에 베이스 및 컬렉터가 공통으로 연결되고 에미터가 접지된 npn바이폴라트랜지스터 Q25와, Q25의 베이스에 베이스가 연결된 출력단(50)에 컬렉터가 연결되고 에미터가 접지된 npn바이폴라트랜지스터 Q26으로 이루어진다.

출력단(50)과 접지사이에는 출력전압의 상태에 따른 충방전동작을 이용하여 에러상태를 검출하는 주파수 변이전압신호 Vfc를 유발시키기 위한 캐패시터 C1이 연결되며, 또한 출력단(50)은 궤환경로(51)를 통하여 기준전압변환회로(10)의 npn바이폴라트랜지스터 Q4의 베이스에 연결된다.

제4도는 본 발며의 실시예에 사용되는 신호들 즉 변조신호 f1, 반송신호 f2, 주파수변조신호 f3 및 주파수변이전압신호 Vfc의 파형들을 보여준다. 그러면, 제3도 및 제4도를 참조하여 본 발명에 따른 동작을 설명한다. 제3도에서 기준전압신호들 REF1, REF2, FEF3 및 REF4가 일정한 전압레벨로써 해당하는 트랜지스터 즉 Q2, Q3, Q8및 Q9와 Q22의 베이스에 각각 인가되므로, 해당하는 트랜지스터들은 일정한 양의 베이스전류를 가진다.

정상적인 경우에는, 캐패시터 C1의 양단에 걸린 전압신호 Vfc의 레벨이 일정하므로, 일정한 전류량을 가진 제2기준전압변환신호(11b)가 Q6의 베이스로 공급되고, Q6은 인가된 베이스전류(11b)에 따라 저항 R7및 R8을 각각 통하여 Q9및 Q10의 컬렉터로 전류를 각각 일정하게 공급한다. 그리고, 제1입력신호인 변조신호 f1에 응답하는 전류량을 가진 제1기준전압변환신호(11a)가 Q5의 베이스에 인가됨에 따라, Q5는 이것에 응답하는 전류량을 Q7 및 Q8의 컬렉터로 공급한다. 따라서, Q7 및 Q8과, Q9및 Q10은 반송신호 f2와 제3기준전압신호 REF3를 각각 한쌍의 입력으로 하는 2-입력 및 2-출력을 가진 차동증폭기로서 각각 동작한다. Q7 및 Q8의 컬렉터가 각각 Q11 및 Q12의 베이스에 연결되어 있으므로, Q11 컬렉터로부터 평형변조신호(21a)인 주파수변조신호 f3이 발생되어 모니터회로(30)로 공급되고, Q21의 컬렉터에서는 f1의 주파수를 지닌 신호가 발생되어 모니터회로(30)로 또한 공급된다. Q13은, 주파수변조신호 f3를 보정하는 역할을 하며 현재는 f3가 정상적인 경우이므로 일정한 전류를 흘리고 있다. 모니터회로(30)에서는, Q17 및 Q20의 베이스로 인가된 주파수변조신호 f3는 Q18 및 Q19의 베이스로 인가된 f1에 관련된 신호와 비교되고, 또한 Q21의 베이스로 인가되는 제2입력신호 f2와 비교된다. 출력단(50)에 나타나는 주파수변조신호 f3가 정상적인 상태이므로, 캐패시터 C1의 충방전이 일정하다. 따라서, 출력단(50)으로부터 궤환경로(51)를 통하여 기준전압변환회로(10)의 Q4의 베이스로 인가되는 전압신호 Vfc는 일정하게 되어, 기준전압변환회로(10)로부터 출력되는 기준전압신호들(11a) 및 (11b)은 일정하게 발생된다.

그러나, 제4도에 보인 바와 같이, 주파수변조신호 f3의 주파수가 변이를 일으키게 되면, 캐패시터 C1의 양단에 걸리는 주파수변이전압신호 Vfc의 전압이 변동하게 된다. 그러한 Vfc가 기준전압변환회로(10)의 트랜지스터 Q4의 베이스에 인가되면, Q4의 컬렉터로부터 발생되는 제2기준전압신호(11b)의 변동에 따라 변조회로(20)의 트랜지스터 Q6의 베이스전류가 달라진다. 그 결과, 트랜지스터 Q13 및 Q14의 베이스전류가 변동함에 따라 Q13의 컬렉터로부터 발생되는 주파수변조신호 f3의 주파수를 보정한다.

상술한 바와 같이, 본 발명은 주파수변조신호의 주파수변화에 따른 원하지 않는 주파수변이 변동을 억제하고 변조되지 않는 반송신호의 주파수와 변조된 신호의 주파수를 비교하여 보정함으로써, 항상 일정한 주파수의 주파수변조신호를 얻을 수 있는 효과가 있다.

Claims (1)

1. 주파수변조회로에 있어서, 전원전압에 컬렉터가 연결되고 제1입력신호(f1)에 베이스가 연결된 npn바이폴라트랜지스터(Q1)와, 상기 전원전압에 컬렉터에 연결되고 제1기준전압신호 (REF1)에 베이스가 연결된 npn바이폴라트랜지스터(Q2)와, 상기 npn바이폴라트랜지스터(Q1)의 에미터에 연결된 저항(R1)과, 상기 npn바이폴라트랜지스터(Q2)의 에미터에 연결된 저항(R2)과, 상기 저항(R1)을 통하여 상기 npn바이폴라트랜지스터(Q1)의 에미터에 컬렉터가 연결되고 제2기준전압신호(REF2)에 베이스가 연결된 npn바이폴라트랜지스터(Q3)와, 상기 저항(R2)을 통하여 상기 npn바이폴라트랜지스터(Q2)의 에미터에 컬렉터가 연결되고 상기 주파수변조회로의 출력단(50)에 베이스가 연결된 npn바이폴라트랜지스터(Q4)와, 상기 npn바이폴라트랜지스터(Q3) 및 npn바이폴라트랜지스터(Q4)의 에미터에 각각 연결된 두개의 저항(R3 및 R4)과, 상기 저항(R3 및 R4)을 접지에 연결하는 독립전류원(I1)으로 구성된 기준전압변환회로(10)와 ; 상기 전원전압에 컬렉터가 연결되고 상기 npn바이폴라트랜지스터(Q3)의 컬렉터에 베이스가 연결된 npn바이폴라트랜지스터(Q5)와, 상기 전원전압에 컬렉터가 연결되고 상기 npn바이폴라트랜지스터(Q4)의 컬렉터에 베이스가 연결된 npn바이폴라트랜지스터(Q6)와, 제2입력신호(f2)에 베이스가 연결되고 저항(R5)을 통하여 상기 npn바이폴라트랜지스터(Q5)의 에미터에 컬렉터가 연결되고 독립전류원(I2)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q7)와, 제3기준전압신호(REF3)에 베이스가 연결되고 저항(R6)을 통하여 상기 npn바이폴라트랜지스터(Q5)의 에미터에 컬렉터가 연결되고 독립전류원(I2)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q8)와, 상기 제3기준전압신호에 베이스가 연결되고 저항(R7)을 통하여 상기 npn바이폴라트랜지스터(Q6)의 에미터에 컬렉터가 연결되고 독립전류원(13)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q9)와, 상기 제2입력신호에 베이스가 연결되고 저항(R8)을 통하여 상기 npn바이폴라트랜지스터(Q6)의 에미터에 컬렉터가 연결되고 상기 독립전류원(I3)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q10)와, 상기 제2입력신호에 베이스가 연결되고 저항(R9)을 통하여 상기 전원 전압에 컬렉터가 연결되고 저항(R11) 및 독립전류원(I4)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q11)와, 상기 npn바이폴라트랜지스터(Q8)의 컬렉터에 베이스가 연결되고 상기 저항(R11)및 상기 독립전류원(I4)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q12)와, 상기 npn바이폴라트랜지스터(Q9)의 컬렉터에 베이스가 연결되고 상기 저항(Q9)을 통하여 상기 전원전압에 컬렉터가 연결되고 저항(R12) 및 상기 독립전류원(I4)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q13)와, 상기 npn바이폴라트랜지스터(Q10)의 컬렉터에 베이스가 연결되고 저항(R10)을 통하여 상기 전원전압에 컬렉터가 연결되고 상기 저항(R12) 및 독립전류원(I4)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q14)로 구성된 변조회로(20)와 ; 상기 전원전압에 에미터가 연결되고 베이스와 컬렉터가 연결된 pnp바이폴라트랜지스터(Q15)와, 상기 전원전압에 에미터가 연결되고 베이스와 컬렉터가 연결된 pnp바이폴라트랜지스터(Q16)와 상기 npn바이폴라트랜지스터(Q11) 및 npn바이폴라트랜지스터(Q13)의 컬렉터에 베이스가 연결되고 상기 pnp바이폴라트랜지스터(Q15)의 컬렉터에 컬렉터가 연결된 npn바이폴라트랜지스터(Q17)와, 상기 pnp바이폴라트랜지스터(Q16)의 컬렉터에 컬렉터가 연결되고 상기 npn바이폴라트랜지스터(Q12)의 컬렉터에 베이스가 연결되고 상기 npn바이폴라트랜지스터(Q17)의 에미터가 에미터가 연결된 npn바이폴라트랜지스터(Q18)와, 상기 npn바이폴라트랜지스터(Q12)의 컬렉터에 베이스가 연결되고 상기 pnp바이폴라트랜지스터(Q15)의 베이스에 컬렉터가 연결된 npn바이폴라트랜지스터(Q19)와, 상기 npn바이폴라트랜지스터(Q17)의 베이스에 베이스가 연결되고 상기 pnp바이폴라트랜지스터(Q16)의 컬렉터에 컬렉터가 연결되고 상기 npn바이폴라트랜지스터(Q19)의 에미터에 에미터가 연결된 npn바이폴라트랜지스터(Q20)과, 상기 npn바이폴라트랜지스터(Q17)의 에미터와 상기 npn바이폴라트랜지스터(Q20)의 에미터사이에 연결된 저항(R13)과, 상기 제2입력신호에 베이스가 연결되고 상기 npn바이폴라트랜지스터(Q17)의 에미터에 컬렉터가 연결되고 독립전류원(I5)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q21)와, 제4기준전압신호(REF4)에 베이스가 연결되고 상기 npn바이폴라트랜지스터(Q20)의 에미터에 컬렉터가 연결되고 상기 독립전류원(I5)을 통하여 접지에 에미터가 연결된 npn바이폴라트랜지스터(Q22)와, 상기 전원전압에 에미터가 연결되고 상기 pnp바이폴라트랜지스터(Q15)의 베이스에 베이스가 연결된 pnp바이폴라트랜지스터(Q23)와, 상기 전원전압에 에미터가 연결되고 상기 pnp바이폴라트랜지스터(Q16)의 베이스에 베이스가 연결되고 상기 출력단(50)에 컬렉터가 연결된 pnp바이폴라트랜지스터(Q24)와, 상기 pnp바이폴라트랜지스터(Q23)의 컬렉터에 베이스 및 컬렉터가 공통으로 연결되고 에미터가 접지된 pnp바이폴라트랜지스터(Q25)와, 상기 npn바이폴라트랜지스터(Q25)의 베이스에 베이스가 연결되고 상기 출력단(50)에 컬렉터가 연결되고 에미터가 접지된 npn바이폴라트랜지스터(Q26)으로 구성된 모니터회로(30)와 ; 상기 출력단(50)과 접지사이에 연결된 캐패시터 C1와 ; 상기 출력단(50)과 상기 기준전압변환회로(10)의 npn바이폴라트랜지스터(Q4)의 베이스에 연결된 궤환경로(51)를 구비함을 특징으로 하는 주파수변조회로.