FI73548C - Oeverstroemskyddskrets foer effekttransistor. - Google Patents

Description

- .'«k.—Tl KUULUTU8JULKAI8U „ 7 _ . n ^ {11) UTLÄQQNINQ8SKRIFT 7 3 5 4 8 •SSg c (45) P t- ;ti -v: v . .tty (51) Kv.lk.4/lnt.CI.4 H 03 F 1/52

SUOMI-FINLAND

(Fl) (21) Patenttihakemus - Patentansökning 8 0 01 76 (22) Hakemispäive-Ansökningsdag 22.01.80

Patentti* ja rakiatarihallitua (23) Alkupäivä - Giitighetsdag 22.01.80

Patent* och ragisteretyreleon (41) Tullut julkiseksi-Biivitoffemiig 30.07.80 (44) Nöhtäväksipanon ja kuul.julkaisun pvm. - 30.06.87

Ansöken utlagd och utl.skriften publicerad (86) Kv. hakemus - Int ansöken (32) (33) (31) Pyydetty etuoikeus - Begärd prioritet 29.01.79 USA(US) 007^99 (71) RCA Corporation, 30 Rockefeller Plaza, New York, New York, USA(US) (72) Leonard Abraham Kaplan, Fords, New Jersey, USA(US) (7M Oy Kolster Ab (5**) Y1 ivi rtasuojapi i r i tehotransistorei ta varten -överströmskyddskrets för effekttransistor Tämä keksintö kohdistuu ylivirtasuojapiireihin tehotran-sistoreita - se tahtoo sanoa transistoreita varten, joita käytetään tehon syöttämiseksi säätimen tai vahvistinpiirien kuormille - ja vastaavia transistoreita varten ja kohdistuu erityisesti ylivirtasuojapiireihin, joissa ei aseteta virtaa ilmaisevia vastuksia sarjaan suojatun transistorin pääasiallisen virtaa johtavan tien kanssa.

Ylivirtasuoja aikaansaadaan tavanomaisesti jommalla kummalla kahdesta periaatteellisesta suojaratkaisusta, joista kummassakin käytetään virtaa ilmaisevaa vastusta sarjakytkettynä suojatun transistorin pääasiallisen virtaa johtavan tien kanssa. Epälineaarisessa degeneratiivisen takaisinkytkennän ratkaisussa jännitehäviö virtaa ilmaisevan vastuksen yli, joka vastus on sarjakytkettynä suojatun transistorin kollektori-emitteritien kanssa, tuodaan kynnysarvoilmaisimelle, joka toimii jännitehäviön perusteella, joka ylittää tietyn ennakolta määritellyn kynnysarvo- 2 73548 tason tällöin pienentäen kantavirran ohjausta, joka on käytettävissä suojattavalle transistorille. Epälineaarisella leikkainrat-kaisulla yhdistetyt jännitteet suojatun transistorin kanta-emit-teriliitoksen yli ja virtaa ilmaisevassa transistorissa, joka on sarjassa tämän kanssa, rajoitetaan tiettyyn maksimisuuruiseen ennakolta määriteltyyn arvoon leikkaimen avulla.

Virtaa ilmaiseva vastus sarjakytkettynä suojatun transistorin kollektori-emitteritien kanssa on kuitenkin haitallinen tehovahvistinsovellutuksissa. Jännitehäviö ilmaisevan vastuksen yli pienentää haitallisesti jännitteen vaihtelujen toimialuetta, joka on käytettävissä suojatun transistorin kollektori-emitteritien yli, ja tämän johdosta sitä tehoa, joka on käytettävissä tältä vahvistimelta, joka tätä suojattua transistoria käyttää. Jonkin verran tehoa kuluu ilmaisevassa vastuksessa normaalia korkeammilla virtatasoilla tämän suojatun transistorin kautta, tämä teho on laskettava hukkatappioksi, joka haitallisesti pienentää vahvistimen tehoa. Eräs toinen ongelma kohdataan monoliittisessa integroidussa piirirakenteessa, jossa virtaa ilmaisevat vastukset eivät ole integroitavissa suhteellisen pieneen osuuteen integroidusta piiristä, koska niillä täytyy olla alhainen vastusarvo (tyypillisessä tapauksessa ohmin murto-osa) ja oleellinen virranjohtavuus-kyky (tyypillisesti muutamia ampeereja). Täten on hyvin toivottavaa aikaansaada ylivirtasuojan ratkaisu, jossa käy tarpeettomaksi suojatun transistorin kollektori-emitteritien kanssa sarjaan kytkettyjen, virtaa ilmaisevien vastusten kävttö.

Tämän keksinnön keksijä on havainnut, että transistorin itsensä sisäistä emitterivastusta voidaan käyttää virtaa ilmaisevana vastuksena ylivirtasuojaa varten, jolloin voidaan tehdä tarpeettomaksi erillinen virtaa ilmaiseva vastus. Eräs ongelma, joka kohdataan tällä ratkaisulla on se, että sisäisellä emitterivastuk-sella on ainoastaan suhteellisen pieni lineaarinen termi sen komponenttina - toisin sanoen se termi, jossa jännitehäviö on kiinteä murto-osa suojatun transistorin emitterivirrasta. Vallitsevana komponenttina sisäisestä emitterivastuksesta on logaritminen termi - toisin sanoen termi, jossa jännitehäviö on kiinteässä suh-tessa suojatun transistorin emitterivirran logaritmiarvoon. Tämä tekee hyvin vaikeaksi, todellakin mahdottomaksi käytännössä, il- 73548 maista muutoksia jännitteessä sisäisen emitterivastuksen yli tavanomaisia kynnysarvoilmaisia tai leikkaamia käyttäen, koska nämä laitteet käyttävät yleensä puolijohdeliitoslaitteita, joilla on antilogaritminen johtavuuden ja sisääntulojännitteen välinen riippuvaisuus ja ne eivät täten ole riittävän herkkiä tai tarkkoja aikaansaadakseen ennustettavissa olevan ylivirtasuojan. Ennustettavuus ja toistettavuus tulokselle on erityisen toivottavaa ylivirtasuojapiireissä rakennettaessa monoliittisia integroituja piirirakenteita, koska sellaisten komponenttien käyttämistä, jotka valitaan tai säädetään oikeaan arvoonsa, on ehdottomasti vältettävä aina milloin se on mahdollista.

Vielä eräs ongelma on, että suojatun transistorin sisäinen emitterivastus riippuu oleellisesti suojatun transistorin toimin-talämpötilasta. Tämä ilmiö tulee ottaa huomioon määriteltäessä sitä kynnysarvoa, millä transistorin ylivirtasuoja tulee toteuttaa.

Nyt kyseessä oleva keksintö ratkaisee nämä ongelmat siten, että suojapiiri käsittää - vertailutransistorin, jolla on kanta- ja emitterielek-trodit ja emitteri-kanta liitos näiden välissä, ja kollektori-elektrodi, jolloin suojattu transistori on termisesti yhdistetty tämän kanssa, jotta vertailutransistorin toimintalämpötila noudattaisi suojatun transistorin lämpötilaa, - laitteet, jotka kytkevät vertailutransistorin niin, että johdetaan ennakolta määritelty virran taso sen kollektori-emitteritien kautta, - differentiaalivertailija, joka on kytketty vertailemaan tämän suojatun transistorin emitteri-kantajännitettä vertailu-transistorin jännitteeseen, jotta aikaansaataisiin osoitus yli-virtatilanteesta tämän suojatun transistorin suhteen aina kun sen emitteri-kanta-jännite lisääntyy määritellyn määrän verran vertailutransistorin emitteri-kantajännitteeseen verrattuna, - sekä vielä laitteet, jotka toimivat tämän ylivirtatilan-teen ilmaisun perusteella rajoittaen edelleen tapahtuvan kannan ohjausvirran nousun, joka ohjausvirta on käytettävissä tälle suojatulle transistorille.

Oheisissa piirustuksissa nähdään:

Kuvio 1 on kaaviokuvanto näennäisiineaarisesta vahvistimesta, missä on ulostulotransistoreiden pari, joilla on luokan AB

4 73548 vuorovaihekuorma, ulostulotransistoreiden ollessa varustettu yli-virtasuojalla käyttäen vastaavia ylivirtasuojapiirejä, joissa kummassakin käytetään tätä keksintöä hyväksi.

Kuviot 2, 3, 4 ja 5 ovat kaaviokuvantoja muista ylivirta-suojapiireistä, joissa käytetään tätä keksintöä ja mitkä saattavat korvata toisen tai molemmat kuviossa 1 esitetyistä.

Kuviot 6, 7 ja 8 ovat kaaviokuvantoja muunnoksista, joita voidaan suorittaa kuvioissa 1-5 esitetyn keksinnön suoritusmuotoihin .

Kuvio 9 on lohkokaaviokuvantoja muunnoksista, joita voidaan suorittaa kuvioissa 1-5 esitetyn keksinnön suoritusmuotoihin.

Kuvio 10 on kaaviokuvanto havainnollistaen vielä erästä virransyöttöjärjestelyä, mitä edullisesti käytetään hyväksi tämän keksinnön suoritusmuodoissa.

Kuvion 1 näennäisesti lineaarinen vahvistin vastaanottaa vahvistettavat sisääntulosignaalit ohjausasteen DS SIG IN-napaan. Ohjausaste DS syöttää luokan AB virrat 1^ ja Ijoilla on keskenään yhtä suuret positiiviset lepotilakomponentit. Virralla 1^ on positiiviseen suuntaan siirtyvä vaste sisääntulosignaalin toiseen suuntaan tapahtuviin poikkeamiin, joka vaste superponoituu sen positiivisen lepotilakomponentin päälle ja virralla on positiiviseen suuntaan siirtyvä vaste sisääntulosignaalin päinvastaiseen suuntaan tapahtuviin poikkeamiin, joka vaste superponoituu sen positiivisen lepotilakomponenttien päälle. Ohjausaste DS saattaa esim. olla muodoltaan sellainen, jota on kuvannut C.F. Wheatley Jr US-patentissa n:o 3 573 645, myönnetty 6. huhtikuuta 1971, nimitykseltään "Vaiheenjakovahvistin".

Ohjausaste DS syöttää virran 1^ suhteellisen suuresta syöttöimpedanssista yhteiskollektorivahvistimen NPN-transistorin Q1 kantaelektrodille aikaansaaden täten virtatyyppisen ohjauksen transistorille Q1 ja myös NPN-tehotransistorille Q2, jota ohjataan sen kantaelektrodilta sillä emitterivirtavasteella, joka transistorilla Q1 on sen 1^ kantaohjaukselle. Ohjausaste DS syöttää virran suhteellisen korkeasta syöttöimpedanssista yhteiskollektorivahvistimen NPN-transistorin Q3 kantaelektrodille aikaansaaden virtatyyppisen ohjauksen transistorille Q3 ja myös NPN-tehotransistorille Q4, jota ohjataan sen kantaelektrodilta 73548 transistorin Q3 emitterivirtavasteella, joka sillä on sen kanta-ohjaukselle I2·

Transistoreiden Q2 ja Q4 kollektori-emitteripiirit on kytketty sarjaan vastaanottamaan GND ja B+ napojen väliin syötetyt toimintajännitteet, ja ne on järjestetty aikaansaamaan vuoro-vaiheohjauksen SIG OUT-napaan, joka on esitetty kytkettynä tasa-virran salpaavan kondensaattorin Cl kautta kuormituslaitteeseen LM. Jännitteen B+ vahvistuspiiri, joka muodostuu vahvistinkonden-saattorista C2 kytkettynä SIG OUT ja B+ BOOST kytkinnapojen väliin/ syöttää jännitteen transistorin Q1 kollektorille ja ohjaus-asteelle DS/ mikä nousee yli B+ tason signaalin positiivisilla heilahduksilla SIG OUT-navassa sallien Q2:n ohjaamisen johtavaan kyllästystilaan. Transistorin Q3 kollektorin yhdistäminen transistorin Q1 emitterille sallii transistorin Q4 ohjaamisen johtavaan kyllästystilaan. Vahvistinkytkennät, joita tähän mennessä on kuvattu, ovat sellaista tyyppiä, jotka alalla tunnetaan jo tämän keksinnön tekohetkellä.

NPN-transistori Q5 on vertailutransistori, joka aikaansaa emitterin ja kannan välisen siirrosjännitteen V___c, johon tran-sistorin Q4, jolla on sama emitter!jännite kuin transistorilla Q5, emitterin ja kannan välistä siirrosjännitettä vBEq5 verrataan. Transistorilla Q5 on suora takaisinkytkentä kollektorilta kannalle, joka asettaa sen emitteri-kantajännitteen siten, että se vaatii kollektorivirtaa oleellisesti yhtä paljon kuin tasavirta 1^, joka syötetään virtalähteestä ISl napaan 10, johon transistorin Q5 kollektorielektrodi on yhdistetty napojen Tl ja T2 kautta.

NPN-transistori Q7 on vertailutransistori, joka aikaansaa emitterin ja kannan välisen siirrosjännitteen vBEQ7r johon transistorin Q2, jolla on sama kantajännite kuin transtorilla Q7, emitterin ja kannan välistä jännitettä νβΕ^2 verrataan. Transistori Q7 on yhteiskollektorikytketty vahvistintransistori, jonka emitterivirran pääosa tyydyttää napojen T3 ja T4 kautta transistorin Q7 emitterille kytketyn NPN-transistorin Q8 kollektorivir-ran tarpeen. Transistori Q8 ja NPN-transistori Q9 ovat orjakytket-tyjä peilitransistoreita kahden ulostulon virtapeilivahvistimessa, johon sisältyy transistori Q5 ensisijaisena peilitransistorina, ja jolla on sisääntulo kohdassa 11 ja ulostuloliitännät kohdissa 6 73548 12 ja 13 ja jolla on yhteiskytkentäpiste kohdassa 14. Olettaen että näiden vastaavien emitteri-kantaliitoksien teholliset alueet tehdään yhtä suureksi, kuten on osoitettu ympyröidyillä merkinnöillä "1" niitä vastaavien emitterielektrodien vieressä, on transistoreilla Q7 ja Q5 yhtä suuret emitterin ja kannan väliset siirrosjännitteet vBgQ7 ja vastaavasti vBEq5* (Tämä aiheutuu virran peilivahvistintoiminnasta transistoreiden Q5 ja Q8 välillä sekä yhteisemitterivahvistintoiminnasta transistorissa Q8, joka toimiii transistorin Q7 emitteriin nähden ikäänkuin sen kollekto-rikuormana).

Kukin tehotransistoreista Q2 ja Q4 on tavanomaisesti itse asiassa joukko vastaavasti rinnakkaisia transistoreita monoliittisessa integroidussa piirirakenteessa, jolloin ekvivalentti tehollinen pinta-ala emitteri-kantaliitoksissa näissä tehotransistoreissa on summa tehollisista pinta-aloista emitteri-kantaliitoksissa sen rinnakkaiskytketyistä komponenttitransistoreista.

Joka tapauksessa ekvivalentit teholliset pinta-alat emitteri-kantaliitoksissa transistoreille Q2 ja Q4 on esitetty m kertaisesti niin suurena kuin mitä ovat teholliset pinta-alat emitteri-kantaliitoksissa transistoreilla Q7 ja vastaavasti Q5, jolloin m on positiivinen luku. Tämä johtaa siirrosjännitteisiin emitteri-kantaliitoksien yli transistoreilla Q2 ja Q4 pienempinä kuin mitä vaikuttaa emitteri-kantaliitoksien yli transistoreilla Q7 ja vastaavasti Q5 tämän tekijän ollessa (KT/q)In m keskenään samankaltaisilla virtatasoilla. Tämä tulos saadaan tarkastelemalla alempana esitettyä sinänsä tunnettua yhtälöä, joka kuvailee transistorin toimintaa.

VBE = (KT/q) In (I/AJg) missä νβΕ on transistorin emitteri-kantajännite, K on Boltzmannin vakio, T on transistorin emitteri-kantaliitoksen absoluuttinen lämpötila, q on elektronin varaus, I on transistorin ulostulovirta, A on transistorin emitteri-kantaliitoksen tehollinen pinta-ala,

Js on virran keskimääräinen tiheys transistorin emitteri-kantaliitoksen kautta, kun VBE on nollasuuruinen.

7 73548

Transistorit Q5 ja Q7 on järjestetty läheiseen termiseen kytkentään transistoreiden Q4 ja vastaavasti Q2 kanssa niin# että transistoreiden Q5 ja Q7 toimintalämpötilat noudattavat transistoreiden Q4 ja vastaavasti Q2 lämpötiloja.

Vastaavat emitteri-kantajännitteet vBeq2 se^ä VBEQ7 tran" sistoreille Q2 ja Q7 ovat differentiaalisesti vertailtavissa NPN-transistoreiden Q10 ja Qll parilla pitkähäntäisen parin (long-tailed pair) rakenteena, transistorin Q9 kollektorin käyttäessä häntäosuuden virran näiden emittereiden liitäntäyhteydessä. Esitetyssä rakenteessa tämä häntäosan virta on oleellisesti yhtä suuri kuin 1^, mutta muitakin järjestelyitä häntäosuuden virran aikaansaamiseksi voidaan käyttää. Normaaleissa ulostulovirran olosuhteissa on VBEq2 oleellisesti pienempi kuin mitä on vBEQy Täten transistorin Q2 positiivisempi emitterijännite tuotuna transistorin Qll kannalle verrattuna transistorin Q7 emitterijän-nitteeseen tuotuna (kytkinnapojen T4 ja T3 kautta) transistorin Q10 kannalle aikaansaa transistorin Qll johtavan häntäosuuden virran, joka käytetään kollektorivirtana transistorissa Q9 ja se esijännittää transistorin Q10 johtamattomaan tilaan. Kun yli-virtatilanteita asetetaan transistorille Q2, lisääntyy kuitenkin jännite VBEQ2' joka muodostaa esijännitteen transistorille Qll, saattaen sen pienentyneeseen johtavuustilanteeseen ja muodostaen esijännitteen transistorille Q10 saattaen sen johtavaksi. Transistorin Q10 johtaminen on täten osoituksena ylivirran tilanteesta transistorilta Q2. Transistorin Q10 kollektori on yhdistetty transistorin Ql kannalle, jotta rajoitettaisiin kannan ohjausvirtaa transistorille Ql seurauksena tästä ylivirran tilanteen ilmaisusta transistorilla Q2, jolloin transistorin Q10 kollektorin virtatarve sen ollessa johtavana tyydytetään, kun ohjataan sivuun osa virrasta 1^ syöttämästä kannan virtaa transistorille Ql ja täten transistorille Q2.

Tulee todeta, että toiminnan lämpötilojen transistoreille Q2, Q7, Q10 ja Qll yhtäläistäminen tekee ylivirran havaitsemisen vähemmän herkäksi näille toimintalämpötiloille. Tämä johtuu siitä, että aivan samoin kuin erityinen ero emitteri-kantajännitteiden välillä transistoreille Q2 ja Q7, joka ero on verrannollinen suureeseen (KT/q) ja täten suureeseen T, liittyy tietenkin määriteltyyn 8 73548 kiinteään suhteeseen näiden ulostulovirtojen välillä tietyllä vaihtelujen toimialueella lämpötilassa T, tämä sama verrannollisena suureeseen (KT/q) transistoreiden Q10 ja Qll emitteri-kanta-jännitteiden välillä liittyy kiinteään suhteeseen näiden ulostulo-virtojen välillä.

NPN-transistoreiden Q10 ja Qll käyttämien pitkien häntien parin rakenteessa, jotta differentiaalisesti verrattaisiin jännitteitä VBEQ2 ja Vbeq7 au*-taa transistorin Q10 kollektorivirran suoraa tuomista ohjausasteen DS ulostuloon ilman että tarvittaisiin tasonsiirron piirejä.

Vastaavat emitteri-kantajännitteet νβΕ^4 ja VB£q5 transistoreille Q4 ja Q5 ovat differentiaalisesti vertailtavissa PNP-transistoreiden Q12 ja Q13 parilla, jotka ovat pitkien häntien parin rakenteena. Virran syöttölähde IS2 syöttää tasavirran 1^ hän-täosan virtana yhteenkytkentään transistoreiden Q12 ja Q13 cmit-terielektrodien välissä. Virrat ja 1^ voidaan tehdä arvoiltaan yhtä suuriksi auttamaan ylivirtasuojan ominaisuuksien yhteensovittamisessa transistoreita Q2 ja Q4 suojaavissa piireissä.

Ulostulovirran normaaliolosuhteiden aikana on ^BEq4 oleellisesti pienempi νβΕ^Β. Täten vähemmän positiivinen kantajännite transistorille Q4 tuotuna transistorin Q13 kannalle verrattuna transistorin Q5 kantajännitteeseen tuotuna (kytkinnapojen Tl ja T2 kautta) transistorin Q12 kannalle saa etujännitteellään transistorin Q13 johtamaan häntäosuuden virran 1^, ja muodostaa etu-jännitteen transistorille Q12 niin, että se on johtamattomana.

Kun ylivirtatilanteet asetetaan transistorille Q4, lisääntyy kuitenkin jännite ^BEq4, mikä saa etujännitteellä transistorin Q13 pienentyneeseen johtavuustilanteeseen ja muodostaa etujännitteen transistorille Q12 saaden sen johtamaan. Näin tuloksena oleva kollektorin virta transistorille Q12 sallii ilmaisun transistorin Q4 ylivirtatilanteesta. Tämä ilmaisu tuodaan sisääntulon liitokseen 21 virran peilivahvistinrakenteesta, johon sisältyy NPN-transistorit Q14 ja Q15, joissa on ulostuloliitos 22 transistorin Q3 kannalle ja jossa on yhteinen kytkentä 23 tuotuna GND-napaan. Seurauksena transistorin Q12 kollektorin virrasta tarvitaan yhtäläisen amplitudin kollektorivirta kohdasta 22 transistoriin Q15. Amplitudien samankaltaisuus kollektorivirroille transistoreissa 9 73543 Q12 ja Q15 aiheutuu siitä, että virran peilivahvistinrakenne transistoreista Q14 ja Q15 on virtavahvistukseltaan oleellisesti negatiivisen yksikön suuruinen aiheutuen tehollisista pinta-aloista emitteri-kantaliitoksissa transistoreissa Q14 ja Q15, mitkä ovat 1:1 suhteessa, kuten on osoitettu ympyröidyillä "1" merkinnöillä lähellä niitä vastaavia emitterielektrodeja. Kollekto-rin virran tarve transistorille Q15 tyydytetään osalla virtaa I2, mikä täten rajoittaa transistorin Q3 ja samoin vastaavasti transistorin Q4 kannan ohjauksen edelleen kasvun.

Kuvio 2 esittää vaihtoehtoista ylivirran suojapiiriä. tehotransistoria varten, kuten kuvion 1 vuorovaihevahvistimen transistoria Q2 varten, käyttäen PNP-transistoreita Q16 ja Q17 edellisten NPN-transistoreiden Q10 ja Qll sijaan pitkähäntäiseksi kytketyn parin rakenteessa, jotta differentiaalisesti verrattaisiin jännitteitä VBEq2 ja ^beq7* Positiivinen häntäosuuden virta syötetään yhteenkytkettyihin emitterielektrodeihin transistoreista Q16 ja Q17 esimerkiksi käyttäen virran peilivahvistinrakennet-ta valmistettuna PNP-transistoreista Q18 ja Q19, jotta invertoitaisiin transistorin Q9 kollektorin vitta, kuten on esitetty. Ulostulovirran normaaleissa olosuhteissa pienempi jännite vBEq2 muodostaa esijännitteen transistorin Q17 kannalle oleellisesti positiivisempaan arvoon kuin mitä suurempi jännite vbeq7 aikaansaa esijännitteeksi transistorin Q16 kannalle. Täten Q16 johtaa kaiken häntäosuuden virran transistorin Q19 kollektorilta ja Q17 on johtamattomana. Kun ylivirran rakenne asetetaan transistorille Q2, lisääntyy kuitenkin jännite vBEq2' j°ka esijännitetään transistorin Q16 pienentyneeseen johtavuustilaan ja saattaa transistorin Q17 johtavaksi. Transistorin Q17 kollektorivirta tuodaan virran peilirakenteen sisääntulopisteeseen 31, joka peilirakenne muodostuu NPN-transistoreista Q20 ja Q21, jolloin ulostulopiste 32 on yhdistetty transistorin Q1 kantaelektrodille ja yhteinen liitospiste 33 on maadoitettu. Seurauksena transistorin Q17 kollektorivirrasta vaatii Q21 kollektorinvirtaa, joka tarve tyydytetään virrasta I2, mikä rajoittaa edelleen tapahtuvan kasvun transistorin Ql ja täten transistorin Q2 kantaohjauksessa.

Kuvio 3 esittää erästä toista vaihtoehtoista ylivirta-suojapiiriä tehotransistoria kuten kuvion 1 vuorovaihevahvistimen 10 73548 transistoria Q2 varten- Transistorit Q22 ja Q23, joita käytetään vertailemaan emitteri-kantajännitettä VBEq2 suojatussa transistorissa Q2 emitteri-kantajännitteeseen diodikytketyssä NPN-vertai-lutransistorissa Q24, ovat NPN-tyyppiä aivan kuten transistori Q10 ja Qll kuviossa 1. Transistorit Q22 ja Q23 vertailevat kuitenkin kantajännitettä transistoreiden Q2 ja Q24 emitterijänniteiden sijaan, jolloin transistoreilla Q2 ja Q24 on samat emitterijännitteet suoran yhteyden ansiosta ilman mitään välissä olevia osia niiden emitterielektrodien välissä. PNP-transistoreiden 25 ja 26 virtapeilivahvistinrakenne on varustettu sisääntuloliitoksella 41, johon transistorin Q8 kollektorin virtatarve tuodaan, ja ulos-tuloliitoksella 42, josta syötetään päästösuuntainen esijännite-virta (verrannollinen transistorin Q8 kollektorin virtatarpeeseen) diodikytkettyyn vertailutransistoriin Q24, ja yhteisellä kytkennällä (B+)-napaan. Virran normaalitasolla transistorissa Q2 saa transistori Q22 esijännitteen johtaen kaiken häntäosuuden virran, joka tarvitaan Q9:n kollektorilla ja sen kollektori kytkeytyy (B+)-napaan. Kun ylivirtatilanteet tulevat transistorille Q2, lisääntynyt vBeq2“jännite aikaansaa esijännitteen transistorille Q23 saaden sen johtavaksi ja pienentää transistorin Q22 johtavuutta. Transistorin Q23 kollektorielektrodi on yhteydessä transistorin Q1 kannalle ja sen kollektorin virtatarve tyydytetään ohjaamalla sivuun osa virrasta 1-^ pois transistorin Q1 kannalta rajoittamaan transistorin Q1 ja täten transistorin Q2 kantaohjauk-sen edelleen tapahtuvaa kasvua.

Kuvio 4 esittää muunnosta kuviosta 3, jossa PNP-emitteri-seuraajatransistori Q22 korvaa diodikytketyn NPN-transistorin Q24 vertailutransistorina. Tämä pienentää sitä murto-osuutta transistorin Q25 kollektorivirrasta, joka kulkee SIG OUT-napaan. Koska transistori Q28 on kollektoriltaan maadoitettu, se saattaa olla pystyrakenteinen transistori, jolloin sen kollektori on tavanomaisen monoliittisen integroidun piirirakenteen alustalla käyttäen estosuuntaisen esijännitteen liitoskohdan eristystä piiriosien välillä sen sijaan, että se olisi sivusuuntaista rakennetta oleva transistori mikäli tällaista rakennetta halutaan.

Kuvio 5 esittää vielä erästä toista muunnosta käyttäen PNP-differentiaalivertailijatransistoreitaQ29 ja Q3 0 kytkettynä 11 73548 NPN-transistoreiden Q22 ja Q23 sijaan. Transistoreiden Q29 ja Q30 yhteenkytketyt emitterielektrodit saavat virtaa samaan tapaan kuin yhteenkytketyt emitterielektrodit transistoreilla Q16 ja Q17 kuviossa 2, ja virran peilivahvistinrakennetta käytetään transistoreissa Q20 ja Q21 kytkemään transistorin Q29 kollektorivirran tarve transistorin Q1 kannalle ylivirtatilanteiden aikana.

Se pitkähäntäinen parirakenne, jota käytetään differen-tiaalivertailijana, on esitetty balansoituna, jolloin transistorit Q10 ja Qll, Q12 ja Q13, Q16 ja Q17 sekä Q22 ja Q23 kussakin parissa ovat keskenään yhteensovitettuja transistoreita. Tehollinen pinta-ala transistorin Qll emitteri-kantaliitoksessa saattaa kuitenkin olla valmistettu n-kertaiseksi transistorin Q10 emitteri-kantaliitokseen verrattuna, missä n on yksikköä suurempi luku johtaen tasapainoittamattoman pitkähäntäisen parin rakenteeseen, mikä lisää sitä tasoa, jolla ylivirtasuoja voidaan toteuttaa suljetulle transistorille Q2 siihen kollektori-emitterivirtatasoon verrattuna, joka on vertailutransistorissa Q7. Muut pitkähäntäi-set parit saattavat olla samalla tavoin balansoimattomia samoista syistä.

Eräs toinen menetelmä sen tason nostamiseksi, jolla ylivirtasuoja voidaan toteuttaa suojatulle transistorille siihen virtatasoon verrattuna, joka kulkee vertailutransistorin kautta, on vertailutransistorin pinta-alan pienentämisen simuloiminen, mikä voidaan toteuttaa lisäämällä jännitehäviötä tietyn vastuksen yli sen emitteri-kantajännitteessä. Kuvio 6 esittää vastuksen Rl tuomista mukaan napojen Tl ja T2 väliin, jotta tehostettaisiin emitteri-kantajännitettä vertailutransistorissa Q5 kuviossa 1.

Kuvio 7 esittää vastuksen R2 tuomista mukaan napojen T3 ja T4 väliin, jotta tehostettaisiin emitteri-kantajännitettä vBEq7 vertailutransistorissa Q7 kuviossa 1 tai kuviossa 2. Kuvio 8 esittää vastuksen R3 tuomista mukaan napojen T5 ja T6 väliin, jotta tehostettaisiin emitteri-kantajännitettä vBEq24 vertailutransistorissa Q24 kuviossa 3 tai että tehostettaisiin emitteri-kantajännitettä VBEQ28 veI"tailutransistoi:'issa Q28 kuviossa 4 tai kuviossa 5. Yli-virtasuojan riippumattomuus toimintalämpötilasta on ylläpidettävissä muodostamalla sellaisella lämpötilakertoimella varustetuksi, että jännitehäviö vastuksen, kuten Rl, R2 tai R3, yli 12 73548 vaihtelee verrannollisena siihen absoluuttiseen lämpötilaan, jossa suojattu ja vertailutransistori kumpikin toimivat.

Hyvä keino tämän tekemiseksi on käyttää virtalähdettä IS1, jossa syötetty virta 1^ on verrannollinen vastuksessa kulkevaan virtaan, jonka vastuksen yli pidetään jännite, joka on verrannollinen suureeseen KT/q, koska tämä on yhtä suuri kuin erotus emitter i-kanta jännitteiden välillä kahdessa transistorissa, joita käytetään samassa lämpötilassa, ja joka vastus toimii samassa lämpötilassa ja jolla on sama lämpötilakerroin kuin vastuksilla Rl, R2 tai R3. Kaksinapaisia virtasäätimiä, jotka ovat tätä yleistä tyyppiä kuvataan erityisesti julkaisuissa a) US-patentti n:o 3 629 691; myönnetty 21. joulukuuta 1971, joka on nimitykseltään "Virran syöttölähde"; b) US-patentti n:o 3 911 353, myönnetty 7. lokakuuta 1975; keksijänä van de Plassche, nimen ollessa "Virran stabilisoinnin järjestely"; c) US-patentti n:o 3 930 172, myönnetty 30. joulukuuta 1975, keksijänä Dobkin, nimityksenä "Sisääntulon syötöstä riippumaton piiri"; d) US-patentti n:o 4 063 149, myönnetty 13. joulukuuta 1977, keksijänä Crowle, nimitys "Virransäätöpiirejä", joiden lisäksi on lukuisia muita.

Kuvio 9 esittää mitä tahansa näistä kaksinapaisista virta-säätimistä IREG, joka on kytketty toisesta sen kuvion 1 kvasili-neaarisen vahvistimen napaan T2, ja joka on kytketty toisesta sen navoista virtapeilivahvistimen CMA sisääntuloliitäntään 51 ja sitten CMA:n sisääntulopiirin kautta yhteiskytkentäpisteeseen 53 ja sitten (B+)-toimintajännitteeseen. Vahvistimen CMA ulostulolii-täntä 52 syöttää häntäosuuden virran 1^, joka on verrannollinen virtaan I^, transistorien Q12 ja Q13 yhteisille emitterielektro-deille.

Voidaan myös kehittää jännite, joka on verrannollinen suureeseen KT/q, jonkin vastuksista Rl, R2 ja R3 yli, aikaansaamalla sen yli jännite, joka on yhtä suuri kuin kahden transistorin emitteri-kantajännitteiden ero. Kuvio 10 esittää rakennetta, joka on samankaltainen kuin mitä Wheatley kuvaa US-patentissa n:o 13 73548 3 629 691, vastaavien emitteri-kantajännitteiden vBEq5 ja vbeQ6 NPN-transistoreissa Q5 ja Q6 erotuksen kanssa yhtä suuren jännitteen asettamiseksi vastuksen Rl yli.

Alan asiantuntija, joilla on käytettävissään yllä oleva selitys, pystyvät helposti suunnittelemaan lukuisia muita muun-r nelmia tästä keksinnöstä ja seuraavassa olevat patenttivaatimukset tulisi tulkita väljästi, jotta niiden puitteisiin sisältyisivät kaikki sellaiset ylivirtasuojalaitteet, jotka sisältyvät tämän keksinnön periaatteisiin.

Claims (5)

73548

1. Elektroninen piiri, jossa on suojattu transistori (Q2; Q4), jolla on kanta-emitterielektrodit ja näiden välinen emitteri-kantaliitos, ja jossa on kollektorielektrodi, jolloin transistori on kytketty vastaanottamaan kannan ohjausvirran sekä emitteri-kol-lektorijännitteen; ja ylivirtasuojapiiri tätä suojattua transistoria varten, tunnettu siitä, että suojapiiri käsittää - vertailutransistori (Q7;Q5), jolla on kanta- ja emitteri-elektrodit ja emitteri-kantaliitos näiden välissä, ja kollektorielektrodi, jolloin suojattu transistori on termisesti yhdistetty tämän kanssa, jotta vertailutransistorin toimintalämpötila noudattaisi suojatun transistorin lämpötilaa, - laitteet (IS1;Q8), jotka kytkevät vertailutransistorin niin että johdetaan ennakolta määritelty virran taso sen kollek-tori-emitteritien kautta, - differentiaalivertailijan (Q10,Q11; Q12,Q13), joka on kytketty vertailemaan tämän suojatun transistorin (Q2;Q4) emitteri-kantajännitettä vertailutransistorin (Q7;Q5) jännitteeseen, jotta aikaansaataisiin osoitus ylivirtatilanteesta tämän suojatun transistorin suhteen aina kun sen emitteri-kantajännite lisääntyy määritellyn määrän verran vertailutransistorin emitteri-kantajän-nitteeseen verrattuna, - sekä vielä laitteet (Q1,Q3; Q14,Q15), jotka toimivat tämän ylivirtatilanteen ilmaisun perusteella rajoittaen edelleen tapahtuvan kannan ohjausvirran nousun, joka ohjausvirta on käytettävissä tälle suojatulle transistorille.

2. Patenttivaatimuksen 1 mukainen elektroninen piiri, tunnettu siitä, että differentiaalisen vertailijan lisäksi sisältyy; - pari lisätransistoreja (Q10,Q11; Q12,Q13), joilla on samanlainen johtavuustyyppi ja joilla on vastaavat sisääntulo-, ulostulo- ja yhteiselektrodit, ja jotka on yhdistetty pitkähän-täisen parin rakenteeseen, ja laitteet (Q9;IS2) häntäosuuden virran tuomiseksi lisätransistoreiden yhteiselektrodien liitoskyt-kentään, 15 735 4 8 - toisen lisätransistorin sisääntuloelektrodin ollessa kytkettynä vertailutransistorin yhteen kanta- ja emitterilektro-deista, ja toisen lisätransistorin sisäantuloelektrodin ollessa kytkettynä suojatun transistorin yhteen kanta- ja emitterielektrodeista, jolloin järjestely on sellainen, että differentiaaliset vertailijalaitteet vertailevat suojatun transistorin ja vertailutransistorin emitteri-kantajännitteitä ja ilmaisu ylivirtati-lanteesta muodostuu yhden lisätransistorin (Q10;Q12) ulostulo-elektrodilta, joka transistori on vähiten johtava ylivirtatilan-teen puuttuessa.

3. Patenttivaatimuksen 1 mukainen elektroninen piiri, tunnettu siitä, että differentiaaliseen vertailijaan lisäksi sisältyy: - vastus (R2;R1), jolla on ensimmäinen (T2,T4,T6) ja toinen (T1,T3) pää; yhdistettynä sarjaan vertailutransistorin kol-lektori-emitteritien kanssa johtamaan saman ennalta määritetyn virtatason kuin vertailutransistori niin, että jännitehäviö sen yli ennalta määritetyn virtatason seurauksena lisää emitteri-kantajännitettä vertailutransistorissa (Q5;Q7), jotta aikaansaadaan summajännite vastuksen ensimmäisen pään ja vertailutransistorin yhden kanta- ja emitterielektrodeista välille, vertailutransistorin toisen kanta- ja emitterielektrodeista ollessa kytkettynä vastuksen toiseen päähän; -pari lisätransistoreja (Q10,Q11; Q12,Q13; Q16,Q17), joilla on samanlainen johtavuustyyppi ja joilla on vastaavasti sisääntulo-, ulostulo- ja yhteiselektrodit yhdistettynä pitkähäntäisen parin rakenteeseen ja laitteet (Q9;IS2; Q18,Q19,Q9) häntäosuuden virran tuomiseksi lisätransistoreiden yhteiselektrodien liitos-kytkentään, yhden lisätransistorin sisääntuloelektrodin ollessa kytkettynä vastuksen (R2,R1) ensimmäiseen päähän (T2,T4) ja toisen lisätransistorin sisääntuloelektrodin ollessa kytkettynä suojattavan transistorin yhteen kanta- ja emitterielektrodeista, jolloin järjestely on sellainen, että lisätransistoripari vertailee summajännitettä suojattavan transistorin emitteri-kantajän-nitteeseen; ja että - vastinlaitteet (Q1;Q3,Q14,Q15; Q1,Q20,Q21) reagoivat ylivirtatilanteen ilmaisuun, joka saadaan yhden lisätransistorin 16 73548 (Q10;Q12;Q17;Q29) ulostuloelektrodilta, joka transistori on vähiten johtava ylivirtatilanteen puuttuessa.

4. Patenttivaatimuksen 1, 2 tai 3 mukainen elektroninen piiri, tunnettu siitä, että laitteet, jotka kytkevät vertailutransistorin johtamaan ennakolta määritellyn virtamäärän, sisältävät lisävastuksen, laitteet aikaansaamaan jännitteen lisä-vastuksen yli, joka jännite on yhtä suuri kuin emitteri-kanta-jännitteiden ero toisessa transistoriparissa (Q5,Q6) sekä laitteet, jotta aikaansaataisiin ennakolta määritelty virtataso verrannollisena siihen virtaan, joka kulkee tämän lisävastuksen kautta.

5. Patenttivaatimuksen 3 mukainen elektroninen piiri, tunnettu siitä, että osa (ISl), joka kytkee vertailu-transistorin johtamaan ennakolta määritellyn virran tason, sisältää laitteet, jotka sisältävät toisen transistorin (Q6) aikaansaamaan jännitteen vastuksen (Rl) ensimmäisen ja toisen pään välille, tämän jännitteen ollessa yhtä suuri kuin emitteri-kanta-jännitteiden ero toisessa transistoriparissa. 17 735 4 8