KR940002143Y1

KR940002143Y1 - Signal level sensing circuit

Info

Publication number: KR940002143Y1
Application number: KR2019910009790U
Authority: KR
Inventors: 홍상표
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-06-28
Filing date: 1991-06-28
Publication date: 1994-04-06
Also published as: KR930001640U

Abstract

내용 없음.No content.

Description

Signal level discrimination circuit

제1도는 종래의 비교기회로도.1 is a conventional comparator circuit diagram.

제2도는 본 고안의 신호레벨 판별회로도.2 is a signal level discrimination circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 6 : 제1, 2비교부 2 : 기준전압 발생부1, 6: 1st, 2nd comparison part 2: reference voltage generation part

3 : 엔코더 4, 5 : 제1, 2레지스터3: Encoder 4, 5: 1st, 2nd register

7 : 아날로그/디지탈변환기7: analog / digital converter

본 고안은 신호레벨 판별회로에 관한 것으로, 특히 아날로그/디지탈 변환기에서 변환되어 나오는 변환값을 비교하여 외부입력의 변화가 증가되는가, 감소되는가 혹은 그대로 유지하는가를 빠른 속도로 감지할 수 있도록 한 신호레벨 판별회로에 관한 것이다.The present invention relates to a signal level discrimination circuit. In particular, a signal level that can detect whether a change in an external input increases, decreases, or remains at a high speed by comparing the conversion value converted from an analog / digital converter. It relates to a discrimination circuit.

종래의 비교기회로는 제1도에 도시된 바와같이 하나의 입력단으로 입력되는 일련의 디지탈값(Ao-An)과 다른 하나의 입력단으로 입력되는 일련의 디지탈값(Bo-Bn)을 비교기가 입력받으면 그 두값으로 크기에 따라 A〉B, A〈B, A=B 단자중 한 단자로 출력되도록 구성되었다.In the conventional comparator circuit, when the comparator receives a series of digital values Ao-An input to one input terminal and a series of digital values Bo-Bn input to the other input terminal, as shown in FIG. The two values are configured to be output to one of the A> B, A <B, and A = B terminals depending on the size.

이와같이 구성된 기술에 있어서, 입력단으로 Ao-An과 Bo-Bn의 디지탈값들이 입력되면 이 디지탈값들에서 Ao는 Bo와 비교되고, A₁는 B₁과 비교되며, 최종적으로 An과 Bn이 비교되며 A=[An, An-₁, …, Ao], B=[Bn, Bn-₁, ……,Bo] 두값의 크기에 따라 그 출력형태가 A〉B, A〈B, A=B의 3단자중에 한 단자가 하이(High)로 가게된다.In the above-described technique, when the digital values of Ao-An and Bo-Bn are input to the input terminal, Ao is compared with Bo, A ₁ is compared with B _1, and An and Bn are finally compared with these digital values. A = [An, An- ₁ ,... , Ao], B = [Bn, Bn- ₁ ,... … , Bo] Depending on the magnitude of the two values, one of the three terminals of the output type A> B, A <B, A = B goes high.

그러나 종래의 비교기는 단순히 비교만을 행하므로 외부입력 변화에 따라 증가되는가 감소되는가 혹은 그대로 유지하는가 등의 판단을 빠른 속도로 감지할 수 없어서 일에 대한 효율성이 떨어지는 문제점이 있었다.However, since the conventional comparator merely performs comparison, it is not possible to detect whether the increase or decrease according to the external input change or maintain the same at a high speed, thereby reducing the efficiency of work.

따라서 종래의 문제점을 해결하기 위하여 본 고안은 아날로그/디지탈 변환기의 출력을 저장하는 2개의 레지스터를 이용해 n번째의 이전데이타와 n번째의 현재 데이타를 비교부를 통해 비교출력되게 하므로써, 외부입력에 따른 변화를 신속하게 감지할 수 있도록 한 신호레벨 판변회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Therefore, in order to solve the conventional problems, the present invention uses the two registers that store the output of the analog / digital converter to compare and output the nth previous data and the nth current data through the comparator. The signal level plate circuit was devised to enable the rapid detection of the present invention, which will be described in detail with reference to the accompanying drawings.

제2도는 본 고안의 신호레벨 판별회로도로서 이에 도시한 바와같이 샘플 및 홀딩클럭(Φ)에 의해 입력전압(Vin)을 공급 및 차단하는 전압제어용 스위치(SW1)와, 각기 다른 기준전압(Verf1, Vref2……Vrefn)을 발생시키는 기준전압 발생부(2)와, 상기 전압제어용 스위치(SW1)에 의해 순차적으로 입력되는 전압과 상기 기준전압 발생부(2)로부터 순차적으로 출력된 각기 다른 기준전압(Verf1, Vref2……Vrefn)을 비교하는 제1비교부(1)와, 상기 제1비교부(1)를 통해 비교된 값의 비트수만큼 엔코딩하여 출력하는 엔코더(3)와, 상기 엔코더(3)에서 엔코딩된 값을 저장함과 아울러 비교부로 출력하는 제1레지스터(4)와, 상기 전압제어용 스위치(SW1) 오프시 상기 제1레지스터(4)에 저장된 값(Ao, A1……An : A)을 입력받아 저장함과 아울러 비교부로 출력하는 제2레지스터(5)와, 상기 제1레지스터(4)로 부터 입력된 현재 출력값(Bo, B1……Bn : B)과 상기 제2레지스터(5)로 부터 출력되는 이전출력값(Ao, A1……An : A)을 비교하고 그에 따른 값을 비교출력(A〉B, A〈B〈, A=B)하는 제2비교부(6)로 구성한다. 여기서 전압제어용 스위치(SW1)와 제1비교부(1), 기준전압발생부(3), 엔코더(3)로 구성되어 입력되는 아날로그값을 디지탈로 변환시키는 아날로그/디지탈변환기(7)이다.2 is a signal level discrimination circuit diagram of the present invention, as shown therein, a voltage control switch SW1 for supplying and interrupting an input voltage Vin by a sample and a holding clock Φ, and a different reference voltage Verf1, A reference voltage generator 2 for generating Vref2 ... Vrefn, a voltage sequentially input by the voltage control switch SW1 and different reference voltages sequentially output from the reference voltage generator 2; A first comparator 1 for comparing Verf1, Vref2 ... ... Vrefn, an encoder 3 for encoding and outputting the number of bits of the value compared through the first comparator 1, and the encoder 3 The first register 4 to store the value encoded in the) and output to the comparator, and the value (Ao, A1 ... An: A) stored in the first register 4 when the voltage control switch SW1 is turned off. The second register 5 and the first register to receive and store the output and output to the comparator Compare the current output value Bo, B1... Bn: B inputted from the jitter 4 with the previous output value Ao, A1... An: A outputted from the second register 5 and accordingly. Is composed of a second comparison unit 6 which performs a comparison output (A> B, A <B <, A = B). Here, it is an analog / digital converter 7 composed of a voltage control switch SW1, a first comparator 1, a reference voltage generator 3, and an encoder 3 to convert an input analog value into digital.

이와같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured in this way as follows.

먼저, 샘플 및 홀딩클럭(Φ)에 의해 전압제어용 스위치(SW1)가 온되면 입력전압(Vin)이 상기 전압제어용 스위치(SW1)를 통해 아날로그/디지탈변환기(7)의 제1비교부(1)에 입력되면 이와동시에 기준전압 발생부(2)에서 발생되는 각기 다른 기준전압(Verf1, Vref2……Vrefn)을 상기 제1비교부(1)에서 입력받아 입력전압값과 기준전압값을 서로 비교한다. 이렇게하여 상기 제1비교부(4)에서 비교된 출력은 엔코더(3)를 통해 엔코딩되어 아날로그/디지탈변환기(7)의 비트수만큼 출력하게 되는데 이는 상기 아날로그/디지탈변환기(7)의 변환값이라고 한다.First, when the voltage control switch SW1 is turned on by the sample and the holding clock Φ, the input voltage Vin passes through the voltage control switch SW1 to the first comparison unit 1 of the analog / digital converter 7. At the same time, different reference voltages Verf1, Vref2 …… Vrefn generated by the reference voltage generator 2 are received from the first comparison unit 1, and the input voltage value and the reference voltage value are compared with each other. . In this way, the output compared by the first comparator 4 is encoded by the encoder 3 and outputs the number of bits of the analog / digital converter 7, which is called the converted value of the analog / digital converter 7. do.

이 아날로그/디지탈변환기(7)의 출력값은 제1레지스터(4)에 저장됨과 동시에 제2비교부(6)의 입력으로 들어가게 되면 샘플 및 홀딩클럭(Φ)에 의해 전압제어용 스위치(SW1)가 오프가 되고 상기 제1레지스터(4)에 저장된 디지탈의 값들(Ao, A1……An : A)이 제2레지스터(5)에 입력되어진다.When the output value of the analog / digital converter 7 is stored in the first register 4 and enters the input of the second comparator 6, the voltage control switch SW1 is turned off by the sample and holding clock Φ. And digital values stored in the first register 4 (Ao, A1..., An: A) are input to the second register 5.

또다시 샘플 및 홀딩클럭(Φ)에 의해 상기 전압제어용 스위치(SW1)가 온되면 입력전압(Vin)이 제1비교부(1)에 입력되고 상기 기준전압발생부(2)에 발생된 기준전압(Verf1, Vref2……Vrefn)과 비교출력되고 다시 엔코더(3)를 통해 상기 아날로그/디지탈변환기(7)의 비트수만큼 변환한 값을 출력시키면, 이 변환값(Bo, B1……Bn : B)을 제1레지스터(4)에 입력시킴과 동시에 제2비교부(6)에 입력시킨다.When the voltage control switch SW1 is turned on by the sample and the holding clock Φ again, the input voltage Vin is input to the first comparator 1 and the reference voltage generated by the reference voltage generator 2 is generated. (Verf1, Vref2 …… Vrefn) are compared and output, and the encoder 3 outputs the value converted by the number of bits of the analog / digital converter 7 again, and this converted value Bo, B1 …… Bn: B ) Is input to the first register 4 and simultaneously to the second comparator 6.

그러면 상기 제2비교부(6)는 상기 제1,2레지스터(4), (5)로 부터 출력되는 현재 출력값(B)과 이전출력값(A)을 비교출력하여 출력단자(A〉B, A〈B, A=B)중 한 단자가 하이(High)로 가게된다.Then, the second comparator 6 compares and outputs the current output value B and the previous output value A outputted from the first and second registers 4 and 5 to output terminals A> B and A. One terminal of <B, A = B goes high.

즉 상기 제1레지스터(4)의 출력값(B)이 제2레지스터(5)의 값(A) 보다 크면 상기 제2비교부(6)는 세개의 출력단자(A〉B, A〈B, A=B)중에서 A〈B단자로만 하이신호 "1"를 출력하고 나머지단자(A〉B, A=B)로는 로우신호 "0"를 출력시키고, 상기 제1레지스터(4)의 출력값(B)이 제2레지스터(5)의 출력(A)보다 작으면 상기 제2비교부(6)는 세개의 출력단자(A〉B, A〈B, A=B)중에서 A〉B단자로만 하이신호 "1"를 출력시키고 나머지단자(A〈B, A=B)로는 로우신호 "0"를 출력시킨다.That is, when the output value B of the first register 4 is greater than the value A of the second register 5, the second comparison unit 6 has three output terminals A> B, A <B, A = &Quot; B " outputs high signal " 1 " only to terminal < B >, and outputs low signal " 0 " to remaining terminals A > B and A = B, and outputs value B of the first register 4. When the output of the second register 5 is smaller than the output A, the second comparator 6 has a high signal " A " B only among the three output terminals A > B, A < 1 "is output and the low signal" 0 "is output to the remaining terminals A <B, A = B.

그리고 상기 제1레지스터(4)의 출력값이 제2레지스터(5)의 출력값과 같으면 상기 제2비교부(6)는 세개의 출력단자(A〉B, A〈B, A=B)중에서 A=B단자로만 하이신호 "1"를 출력시키고 나머지단자(A〉B, A〈B)로는 로우신호 "0"를 출력시킨다.If the output value of the first register 4 is equal to the output value of the second register 5, the second comparator 6 has A = among three output terminals A> B, A <B, and A = B. The high signal "1" is output only to the B terminal, and the low signal "0" is output to the remaining terminals A> B and A <B.

이후, 샘플 및 홀딩클럭(Φ)에 의해 상기 전압제어용 스위치(SW1)가 오프되면 상기 제1레지스터(4)의 값들(Bo, B1……Bn)은 상기 제2레지스터(5)로 입력되어 저장되고, 그 샘플 및 홀딩클럭(Φ)에 의해 상기 전압제어용 스위치(SW1)가 온되면 상기에서 설명한 동작을 반복하게 되므로 상기 제2비교부(6)의 출력(A〉B, A〈B, A=B)은 항상 아날로그/디지탈 변환기(7)의 출력값과 또 다음 변환의 출력값과의 비교상태를 출력하게 된다.Subsequently, when the voltage control switch SW1 is turned off by the sample and the holding clock Φ, the values Bo, B1... Bn of the first register 4 are input to the second register 5 and stored. When the voltage control switch SW1 is turned on by the sample and the holding clock Φ, the above-described operation is repeated, so that the outputs A> B, A <B, A of the second comparison unit 6 are repeated. = B) always outputs a state of comparison between the output value of the analog / digital converter 7 and the output value of the next conversion.

즉, 상기 제2비교부(6)의 출력은 변환 n을 기준으로 변환 n+1과 비교하게 된다. (단, n=1, 2, 3……)That is, the output of the second comparison unit 6 is compared with the transformation n + 1 based on the transformation n. (Where n = 1, 2, 3 ……)

이상에서 상세히 설명한 바와같이 본 고안은 연속적인 아날로그/디지탈 변환기의 출력값에서 n번째 변환값과 n+번째 변환값을 각기 레지스터에 저장시켜 그 레지스터의 출력값을 비료하므로써 외부입력의 변화가 증가 및 감소 또는 그대로 유지하는가 등의 판단을 빠른 속도로 감지할 수 있는 잇점이 있게된다.As described in detail above, the present invention stores the nth and n + th conversion values in the registers of the continuous analog / digital converter outputs in the register and fertilizes the output values of the registers, thereby increasing or decreasing the change of the external input. There is an advantage of being able to quickly detect whether or not to maintain.

Claims

When outputting the analog / digital converter 7 which converts the continuously input voltage Vin into digital voltage and outputs the converted digital value through the analog / digital converter 7, the value is stored and not output. Otherwise, the first register 4 outputting the stored digital value, and the second register 5 receiving and storing the digital value from the first register 4 when there is no output of the analog / digital converter 7. And a second comparison unit comparing current and previous output values inputted from the first and second registers 4 and 5 (A> B, A <B, A = B) to sense a change in an external input. A signal level discrimination circuit, comprising (6).

2. The analog / digital converter (7) according to claim 1, wherein the analog / digital converter (7) includes a voltage control switch (SW1) for supplying and cutting off the input voltage (Vin) by a sample and a holding clock (Φ), and different reference voltages (Vref1, Vref2, ...). A reference voltage generator 2 generating Vrefn, an input voltage Vin sequentially input through the switch-in control switch SW1 according to the sample and the holding clock Φ, and the reference voltage generator 2 The first comparator 1 for comparing and outputting the different reference voltages Vref1, Vref2, ..., Vrefn, respectively, and the values compared and output from the first comparator 1 are encoded and converted. A signal level discrimination circuit comprising an encoder (3) for outputting a predetermined number of bits.