KR940000558Y1 - Protecting circuit for braun tube - Google Patents

Protecting circuit for braun tube Download PDF

Info

Publication number
KR940000558Y1
KR940000558Y1 KR2019880004004U KR880004004U KR940000558Y1 KR 940000558 Y1 KR940000558 Y1 KR 940000558Y1 KR 2019880004004 U KR2019880004004 U KR 2019880004004U KR 880004004 U KR880004004 U KR 880004004U KR 940000558 Y1 KR940000558 Y1 KR 940000558Y1
Authority
KR
South Korea
Prior art keywords
transistor
capacitor
circuit
resistor
voltage
Prior art date
Application number
KR2019880004004U
Other languages
Korean (ko)
Other versions
KR890020253U (en
Inventor
류상원
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880004004U priority Critical patent/KR940000558Y1/en
Publication of KR890020253U publication Critical patent/KR890020253U/en
Application granted granted Critical
Publication of KR940000558Y1 publication Critical patent/KR940000558Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/20Prevention of damage to cathode-ray tubes in the event of failure of scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

수평 편향회로Horizontal deflection circuit

제1도는 종래의 수평 편향회로도.1 is a conventional horizontal deflection circuit diagram.

제2도는 본 고안에 따른 수평 편향회로도.2 is a horizontal deflection circuit diagram according to the present invention.

제3도는 제2도의 각 단에서의 파형도.3 is a waveform diagram at each stage of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 브라운관 보호회로 R1∼R6 : 저항1: CRT protection circuit R1 to R6: Resistance

L2 : 편향코일 C1∼C4 : 콘덴서L2: deflection coil C1 to C4: condenser

D1 : 다이오드 Q1∼Q3 : 트랜지스터D1: diodes Q1 to Q3: transistors

FBT : 플라이백 트랜스 B+: 전원FBT: Flyback Trans B + : Power

본 고안은 TV의 수평 편향회로에 관한 것으로, 특히 회로의 이상에 의해 수평 편향이 중지되었을 때 브라운관의 보호에 적당하도록 한 수평 편향회로에 관한 것이다.The present invention relates to a horizontal deflection circuit of a TV, and more particularly to a horizontal deflection circuit suitable for the protection of the CRT when the horizontal deflection is stopped due to an abnormal circuit.

종래의 기술구성을 제1도에 따라 설명하면 다음과 같다.Referring to the prior art configuration according to Figure 1 as follows.

수평출력신호 입력단자(Sin)는 저항(R1)을 거쳐 에미터가 접지된 트랜지스터(Q1) 베이스에 접속되며, 트랜지스터(Q1)의 콜렉터는 애노드가 접지된 다이오드(D1)의 캐소드와 접지된 콘덴서(C1) 및 플라이백 트랜스(FBT)의 1차측 코일과 편향코일(L2)의 접속점에 각각 접속되고, 상기 플라이백 트랜스(FBT)의 1차측 코일은 전원(B+)에, 편향코일은 접지된 콘덴서(C2)에 각각 접속되며, 플라이백 트랜스(FBT)의 2차측 코일은 브라운관의 애노드단에 연결된 구성으로 그의 동작 및 문제점을 제1도와 제3도를 참조하여 설명하면 다음과 같다.The horizontal output signal input terminal Sin is connected to the base of the transistor Q1 where the emitter is grounded through a resistor R1, and the collector of the transistor Q1 is connected to the cathode of the diode D1 with the anode grounded and the grounded capacitor. (C1) and the connection points of the primary coil of the flyback transformer (FBT) and the deflection coil (L2), respectively, the primary coil of the flyback transformer (FBT) is connected to the power supply (B + ), and the deflection coil is grounded. The secondary coil of the flyback transformer (FBT) is connected to the anode end of the CRT. The operation and problems thereof are described with reference to FIGS. 1 and 3 as follows.

트랜지스터(Q1)의 베이스에 제3도의 (1)과 같은 파형의 수평 출력신호가 인가되는데, 하이의 신호가 인가되면 트랜지스터(Q1)가 온이 되고, 이때 전원(B+)의 전압은 백트랜스(FBT)의 1차측 코일을 거친후 온이 된 트랜지스터(Q1)를 통해 접지단으로 흐르며, 이때 콘덴서(C2)에 충전된 전압이 편향코일(L2)을 통해 트랜지스터(Q1)로 흐르게 된다.A horizontal output signal having a waveform as shown in (1) of FIG. 3 is applied to the base of the transistor Q1. When a high signal is applied, the transistor Q1 is turned on. At this time, the voltage of the power supply B + is a back transformer. After passing through the primary coil of the FBT, it flows to the ground terminal through the transistor Q1 which is turned on, and at this time, the voltage charged in the capacitor C2 flows to the transistor Q1 through the deflection coil L2.

따라서 트랜지스터(Q1)의 콜렉터를 흐르는 전류는 플라이백 트랜스(FBT)의 1차측 코일을 흐르는 전류와 편향코일(L2)을 흐르는 제3도의 (5)와 같은 파형을 갖는 전류와의 합이 되며, 이 전류의 파형은 제3도 (2)의 파형과 같다.Therefore, the current flowing through the collector of transistor Q1 is the sum of the current flowing through the primary coil of the flyback transformer FBT and the current having the waveform as shown in (5) of FIG. 3 flowing through the deflection coil L2. The waveform of this current is the same as the waveform of FIG.

트랜지스터(Q1)의 베이스로 인가되는 수평 출력신호가 제3도에 나타난 바와 같이 t1에서 t4까지 로우로 되면 트랜지스터(Q1)는 오프되므로 플라이백 트랜스(FBT)의 1차측 코일을 흐르는 전류와 편향코일(L2)을 흐르는 전류는 콘덴서(C1)로 흐르게 되며, 콘덴서(C1)와 플라이백 트랜스(FBT)의 1차측 코일과 편향코일(L2) 및 콘덴서(C2)가 공진을 하게되므로 콘덴서(C1)의 전류는 제3도의 전류파형(4)과 같이 된다.As shown in FIG. 3, when the horizontal output signal applied to the base of the transistor Q1 goes low from t1 to t4, the transistor Q1 is turned off, so that the current and the deflection coil flowing through the primary coil of the flyback transformer FBT are turned off. The current flowing through the L2 flows to the capacitor C1, and since the primary coil of the capacitor C1 and the flyback transformer FBT, the deflection coil L2 and the capacitor C2 resonate, the capacitor C1 Is equal to the current waveform 4 of FIG.

즉 시간 t1에서 트랜지스터(Q1)가 오프되면 플라이백 트랜스(FBT)의 1차측 코일과 편향코일(L2)의 전류가 콘덴서(C1)로 흐르게 되는데 이때 1차측 코일과 편향코일(L2)은 전류가 연속이므로 콘덴서(C1)에는 고전압이 충전된다.That is, when transistor Q1 is turned off at time t1, the currents of the primary coil and deflection coil L2 of the flyback transformer FBT flow to the capacitor C1. Since it is continuous, the capacitor C1 is charged with a high voltage.

시간 t2에서 콘덴서(C1)와 플라이백 트랜스(FBT)의 1차측 코일과 편향코일(L2)이 공진하며, 콘덴서(C1)에 충전된 전하가 상기 1차측 코일과 편향코일(L2)을 통해 방전하게 된다.At time t2, the primary coil and deflection coil L2 of the capacitor C1 and the flyback transformer FBT resonate, and the charge charged in the capacitor C1 discharges through the primary coil and the deflection coil L2. Done.

콘덴서(C1)의 전하의 방전이 끝나면(=t3) 편향코일(L1)에 흐르는 전류는 연속이므로 제3도(5)파형과 같이 편향코일(L2)에 흐르는 전류는 다이오드(D1)를 통해 제3도(3)의 파형과 같이 되며, 시간 t4에서 트랜지스터(Q1)의 베이스에 하이의 수평 출력신호가 인가되면 상기한 동작을 반복하여 편향코일(L1)에 제3도(5)와 같은 파형의 전류가 흘러 수평편향이 이루어지게 된다.After discharge of the charge of the capacitor C1 (= t3), the current flowing through the deflection coil L1 is continuous, so that the current flowing through the deflection coil L2 as shown in the waveform of FIG. When the high horizontal output signal is applied to the base of the transistor Q1 at time t4 at the time t4, the above operation is repeated and the waveform as shown in FIG. 3 is applied to the deflection coil L1. The current flows through and horizontal deflection is achieved.

그러나 제1도의 회로는 기판에 구성되고, 편향코일(L2)은 콘넥터에 의해 상기 회로와 연결되어 브라운관에 위치하고 있게되어 콘넥터의 이상이나 연결선의 단선으로 이해 편향이 이루어지지 않게되면 브라운관의 전자빔(Beam)이 한곳에 고정되어 브라운관이 타버리게 되는 단점이 있었다.However, the circuit of FIG. 1 is configured in the substrate, and the deflection coil L2 is connected to the circuit by the connector and is located in the CRT so that when the deflection is not made due to an abnormality in the connector or the disconnection of the connection line, the electron beam of the CRT ) Was fixed in one place and the tube was burned down.

상기한 문제점을 해결하기 위한 본 고안의 구성을 제2도에 따라 설명하면 다음과 같다.Referring to the configuration of the present invention for solving the above problems according to Figure 2 as follows.

종래의 회로도 제1도에 있어서, 편향코일(L2)과 콘덴서(C2)의 접속점은 브라운관 보호회로(1)에서 콘덴서(C3)와 저항(R2)을 순차거쳐 에미터가 접지된 트랜지스터(Q2)의 베이스체 접속되며, 트랜지스터(Q2)의 콜렉터는 전원(B+)에 접속된 저항(R3)과 접지된 콘덴서(C4) 및 저항(R4)에 각각 접속되고, 저항(R4)은 접지된 저항(R5)과 저항(R6)에 각각 접속되며, 저항(R6)은 에미터가 접지된 트랜지스터(Q3)의 베이스에 접속되고, 트랜지스터(Q3)의 콜렉터는 저항(R1)과 트랜지스터(Q1)의 접속점에 구성된 회로로서 그의 동작 및 작용효과를 설명하면 다음과 같다.In the conventional circuit diagram 1, the connection point of the deflection coil L2 and the capacitor C2 is a transistor Q2 in which the emitter is grounded by sequentially passing the capacitor C3 and the resistor R2 in the CRT protection circuit 1. Is connected to the base body of the transistor Q2, and the collector of the transistor Q2 is connected to the resistor R3 connected to the power supply B + , the grounded capacitor C4 and the resistor R4, respectively, and the resistor R4 is grounded resistor. It is connected to R5 and resistor R6, respectively, and resistor R6 is connected to the base of transistor Q3 with the emitter grounded, and the collector of transistor Q3 is connected to resistor R1 and transistor Q1. The operation and effect of the circuit constructed at the connection point will be described as follows.

종래 회로의 콘덴서(C2)에 흐르는 전류는 편향코일(L2)에 흐르는 전류와 동일하며 콘덴서(C2)에 걸리는 전압은 제3도(6)의 파형과 같이 전류의 적분치가 된다.The current flowing through the capacitor C2 of the conventional circuit is the same as the current flowing through the deflection coil L2, and the voltage applied to the capacitor C2 becomes an integral value of the current as shown in the waveform of FIG.

이 전압의 DC성분은 콘덴서(C3)에 의해 제거되고, 저항(R2)을 거쳐 트랜지스터(Q2)의 베이스에 인가되므로, 전압의 하이나 로우에 따라 트랜지스터(Q2)가 온, 오프를 반복하게 된다.Since the DC component of this voltage is removed by the capacitor C3 and applied to the base of the transistor Q2 via the resistor R2, the transistor Q2 is repeatedly turned on and off according to the voltage high or low. .

만일 트랜지스터(Q2)가 오프되면 저항(R4)과 콘덴서(C4)의 시정수에 의한 전압이 콘덴서(C4)에 충전되고 트랜지스터(Q2)가 온이되면 충전된 전압은 트랜지스터(Q2)를 통해 방전되게 한다.If the transistor Q2 is off, the voltage due to the time constant of the resistor R4 and the capacitor C4 is charged to the capacitor C4. If the transistor Q2 is on, the charged voltage is discharged through the transistor Q2. To be.

편향코일(L2)에 편향전류가 흐르면 트랜지스터(Q2)가 온, 오프를 반복하므로 콘덴서(C4)의 전압은 트랜지스터(Q2)의 온, 오프에 따라 충, 방전을 계속하므로 이때 저항(R4, R5)을 통해 분압된 전압은 트랜지스터(Q3)를 '온'시킬 수 없어 트랜지스터(Q3)가 오프되게 되며, 이때 회로는 정상동작상태이다.When the deflection current flows through the deflection coil L2, the transistor Q2 is repeatedly turned on and off. Therefore, the voltage of the capacitor C4 continues charging and discharging as the transistor Q2 is turned on and off. The voltage divided by N) cannot turn on the transistor Q3, and the transistor Q3 is turned off, and the circuit is in a normal operation state.

만일 편향코일(L2)이나 연결선이 단선이 되어 편향코일(L2)에 흐르는 전류가 없게되면 콘덴서(C2)의 전압은 0V가 되므로 트랜지스터(Q2)는 오프되어 콘덴서(C4)에는 저항(R3)을 통한 전원(B+)의 전압이 나타나게 되며, 이 전압은 저항(R4, R5)에 의해 분압되어 트랜지스터(Q3)의 베이스에 인가되므로 트랜지스터(Q3)가 온이 된다.If the deflection coil L2 or the connection line is disconnected and there is no current flowing in the deflection coil L2, the voltage of the capacitor C2 becomes 0 V. Therefore, the transistor Q2 is turned off, and the resistor C3 is connected to the resistor R3. The voltage of the power supply B + is shown, which is divided by the resistors R4 and R5 and applied to the base of the transistor Q3, so that the transistor Q3 is turned on.

따라서 저항(R1)을 거쳐 트랜지스터(Q1)의 베이스로 인가되면 수평출력신호는 온이된 트랜지스터(Q3)를 통해 접지단으로 흐르므로 트랜지스터(Q1)가 오프되어 수평발진이 오프되고, 회로는 동작을 중단하여 플라이백 트랜스(FBT)로부터 고압이 유기되지 않으므로 브라운관이 구동되지 않게된다.Therefore, when applied to the base of the transistor Q1 through the resistor (R1), the horizontal output signal flows to the ground terminal through the transistor Q3 is turned on, so the transistor (Q1) is off, the horizontal oscillation is turned off, the circuit The CRT is not driven because the high pressure is not induced from the flyback transformer (FBT).

상기한 바와같이 본 고안은 회로의 이상에 의한 편향코일의 동작미비로 접속되어 일어나는 브라운관의 파괴현상을 방지할 수 있는 효과가 있다.As described above, the present invention has an effect of preventing breakage of the CRT that is connected due to a malfunction of the deflection coil due to an abnormal circuit.

Claims (2)

저항(R1)을 통해 수평출력 트랜지스터(Q1) 콘덴서(C1, C2) 편향코일(L2) 및 다이오드(D1)와 플라이백 트랜스(FBT) 등을 포함하는 TV의 수평편향회로에 있어서, 편향코일(L2)을 통해 흐르는 전류가 충전되는 콘덴서(C2)의 전압을 감지하여 상기 트랜지스터(Q1)의 구동을 제어하여 회로의 이상에 의한 브라운관의 파괴를 방지하는 브라운관 보호회로(1)를 포함하여 구성되는 것을 특징으로 하는 수평 편향회로.In a horizontal deflection circuit of a TV including a horizontal output transistor (Q1), a capacitor (C1, C2) deflection coil (L2) and a diode (D1) and a flyback transformer (FBT) through a resistor (R1), a deflection coil ( And a CRT protection circuit 1 which senses the voltage of the capacitor C2 charged with the current flowing through L2 and controls the driving of the transistor Q1 to prevent breakage of the CRT due to an abnormal circuit. Horizontal deflection circuit, characterized in that. 제1항에 있어서, 브라운관 보호회로(1)는 콘덴서(C2)에 충전되는 전압을 콘덴서(C3) 저항(R2)의 직렬구성을 통해 베이스로 입력받아 콘덴서(C4)의 충방전을 제어하는 트랜지스터(Q2)와, 상기 트랜지스터(Q2)에 의해 전원을 분압하는 저항(R4, R5)과, 상기 저항(R4, R5)을 통해 분압된 전압을 저항(R6)을 통해 베이스로 입력받아 트랜지스터(Q1)의 구동을 제어하는 트랜지스터(Q3)를 포함하여 구성되는 것을 특징으로 하는 수평 편향회로.The transistor for controlling a charge and discharge of the capacitor C4 according to claim 1, wherein the CRT protection circuit 1 receives a voltage charged in the capacitor C2 as a base through a series configuration of the capacitor C3 resistor R2. Q2, the resistors R4 and R5 for dividing the power by the transistor Q2, and the voltage divided by the resistors R4 and R5 are input to the base through the resistor R6, and the transistor Q1 is received. A horizontal deflection circuit comprising a transistor (Q3) for controlling the drive.
KR2019880004004U 1988-03-25 1988-03-25 Protecting circuit for braun tube KR940000558Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880004004U KR940000558Y1 (en) 1988-03-25 1988-03-25 Protecting circuit for braun tube

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880004004U KR940000558Y1 (en) 1988-03-25 1988-03-25 Protecting circuit for braun tube

Publications (2)

Publication Number Publication Date
KR890020253U KR890020253U (en) 1989-10-05
KR940000558Y1 true KR940000558Y1 (en) 1994-01-29

Family

ID=19273521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880004004U KR940000558Y1 (en) 1988-03-25 1988-03-25 Protecting circuit for braun tube

Country Status (1)

Country Link
KR (1) KR940000558Y1 (en)

Also Published As

Publication number Publication date
KR890020253U (en) 1989-10-05

Similar Documents

Publication Publication Date Title
JP3784838B2 (en) Switch power supply
US4642746A (en) Circuit arrangement for feeding the regulation and control device of a regulated direct voltage converter
KR930004007B1 (en) Horizontal deffection circuit
KR940000558Y1 (en) Protecting circuit for braun tube
EP0287525B1 (en) Transitory current recirculation through a power switching transistor driving an inductive load
US4425533A (en) Generator for producing a d.c. supply voltage in a television receiver comprising a vertical scanning circuit
EP1120565B1 (en) Electronic ignition device with limitation of the voltage at an ignition coil primary winding terminal
KR100332767B1 (en) Horizontal output protection circuit for monitor
KR19990072223A (en) Reset Circuit Ensures Proper Reset on Dropping Supplies
US4698559A (en) Power amplifiers for driving inductive loads
MY123009A (en) High voltage power supply circuit
GB2146862A (en) Electronic switching circuits
US3500117A (en) Protective device for transistors for use in horizontal deflection circuits
US5616971A (en) Power switching circuit
KR910003754Y1 (en) Switching circuit for increasing voltage type constant voltage circuit
KR930002314Y1 (en) Spot eliminating circuit
KR800000845B1 (en) Line deflection circuit for cathode-ray tube
KR900003298Y1 (en) Power source circuit for stabilation of a switching type
KR920000910Y1 (en) Beam current limmited circuit for cathod ray tube
KR790001139Y1 (en) Switching circuit
KR800000958B1 (en) Horizontal deflection circuit
JPS6324698Y2 (en)
KR900009577Y1 (en) Horizontal deflecting protecting circuit
KR900008500Y1 (en) Flyback transformer
JP2637990B2 (en) Protection circuit for television receiver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20001227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee