KR900003298Y1 - Power source circuit for stabilation of a switching type - Google Patents

Power source circuit for stabilation of a switching type Download PDF

Info

Publication number
KR900003298Y1
KR900003298Y1 KR2019860016669U KR860016669U KR900003298Y1 KR 900003298 Y1 KR900003298 Y1 KR 900003298Y1 KR 2019860016669 U KR2019860016669 U KR 2019860016669U KR 860016669 U KR860016669 U KR 860016669U KR 900003298 Y1 KR900003298 Y1 KR 900003298Y1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
capacitor
current
diode
Prior art date
Application number
KR2019860016669U
Other languages
Korean (ko)
Other versions
KR880008816U (en
Inventor
박찬웅
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860016669U priority Critical patent/KR900003298Y1/en
Priority to JP1987165462U priority patent/JPH0333179Y2/ja
Publication of KR880008816U publication Critical patent/KR880008816U/en
Application granted granted Critical
Publication of KR900003298Y1 publication Critical patent/KR900003298Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.No content.

Description

스위칭형 안정화 전원회로Switching Stabilized Power Supply Circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 종래의 회로도.2 is a conventional circuit diagram.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

A : 오차전압 검출회로 T : 트랜스A: error voltage detection circuit T: transformer

Q1, Q2, Q3, Q11, Q12, Q13: 트랜지스터 D1, D3, D4, D5: 다이오드Q 1 , Q 2 , Q 3 , Q 11 , Q 12 , Q 13 : Transistors D 1 , D 3 , D 4 , D 5 : Diodes

C1, C2, C3, C4: 콘덴서 RL : 부하C 1 , C 2 , C 3 , C 4 : Capacitor RL: Load

N1-N4: 권선N 1 -N 4 : Winding

본 고안은 자려발진식 스위칭형 안정화 전원회로에 관한 것으로써 입력전압이 넓은 범위(90-270V)에서도 전력손실이 없고, 안정된 스위칭 소자의 바이어스 전류 공급이 이루어질 수 있게 한 것에 주안점을 둔 것이다.The present invention relates to a self-oscillating switching type stabilized power supply circuit, which focuses on enabling a bias current supply of a stable switching device without a power loss even in a wide range of input voltages (90-270V).

종래에는 제2도와 같이 입력단자(a)와 트랜지스터(Q11) 사이에 저항(R11)과 트랜스(T)의 1차권선(N1)을 연결하고, 2차권선(N2)의 단자점에서 콘덴서(C11)와 저항(R14)을 통해 트랜지스터(Q11)의 베이스측에 연결하며 이와 병렬되게 저항(R12)과 제너다이오드(D12), 트랜지스터(Q12) 및 저항(R13)을 연결하여 구성된 정전압형의 베이스 바이어스 공급회로를 구성하였는데 이를 살펴보면, 입력단자(a)에 입력전압이 인가되면 저항(R11)을 통해 트랜지스터(Q11)의 베이스에 전류가 흐르고, 이 전류에 의해 트랜지스터(Q11)의 콜렉터에도 전류가 흐르기 시작하여 트랜스(T)의 1차권선(N1)의 돗트점에 정(+)극성의 전압이 발생되어 2차권선(N2)에도 돗트점에 정(+)극성의 전압이 유기되어 콘덴서(C11)와 저항(R14)을 통해 콜렉터측의 전류로 증가하여 트랜스(T)의 1차권선(N1)의 발생전압도 증가하고, 2차권선(N2)의 유기전압도 증가하여 트랜지스터(Q11)의 베이스 전류는 더욱 증가하므로서 트랜지스터(Q11)은 급격히 도통하게 된다.Conventionally, as shown in FIG. 2, the primary winding N 1 of the resistor R 11 and the transformer T is connected between the input terminal a and the transistor Q 11 , and the terminal of the secondary winding N 2 is connected. At this point, a capacitor C 11 and a resistor R 14 are connected to the base side of the transistor Q 11 and in parallel therewith a resistor R 12 , a zener diode D 12 , a transistor Q 12 and a resistor ( The base bias supply circuit of the constant voltage type configured by connecting R 13 ) was constructed. Looking at this, when an input voltage is applied to the input terminal a, a current flows through the resistor R 11 to the base of the transistor Q 11 . The current also flows to the collector of the transistor Q 11 by this current, and a positive polarity voltage is generated at the dot point of the primary winding N 1 of the transformer T, and thus the secondary winding N 2 . The positive polarity of the voltage is induced at the dot, and increases to the current at the collector side through the capacitor (C 11 ) and the resistor (R 14 ), thereby increasing the voltage of the transformer (T). Increase in the generated voltage of the primary winding (N 1) and the second base current of the windings increase the induced voltage of the (N 2) to the transistor (Q 11) is more increased hameuroseo transistor (Q 11) is rapidly turned on.

따라서 1차권선(N1)의 전압은 거의 입력전압(Vi)이 걸리게 되고 2차권선(N2)의 유기전압은이 된다.Therefore, the voltage of the primary winding N 1 almost takes the input voltage Vi, and the induced voltage of the secondary winding N 2 is Becomes

여기서 n1, n2은 1, 2차 권선수이고, Vi는 입력전압이다.Where n 1 and n 2 are the primary and secondary windings, and Vi is the input voltage.

이 전압은 저항(R12)을 통해 제너다이오드(D12)의 제너전압으로 강화되고, 또한 이 전압은 트랜지스터(Q12)의 베이스에 인가되어 트랜지스터(Q12)의 에미터에는 일정한 전압이 얻어지게 되고, 저항(R13)을 통해 흐르는 전류도 일정하게 된다.This voltage is enhanced by the voltage of the zener diode (D 12) via a resistor (R 12), also the voltage is obtained is the emitter, the constant voltage of the transistor (Q 12) applied to the base is a transistor (Q 12) of the The current flowing through the resistor R 13 is also constant.

따라서, 입력전압에 관계없이 거의 일정한 바이러스 전류를 공급하게 되나, 유기된 2차 권선의 전압(VN2)과 트랜지스터(Q12)의 에미터 전압과의 차의 전압은 트랜지스터(Q12)에서 강하되고, 강하딘 전압과 트랜지스터(Q12)의 에미터 전류 즉, 저항(R13)을 통해 흐르는 전류와의 곱은 손실로 된다.Accordingly, but to supply an almost constant virus current regardless of the input voltage, the emitter difference voltage between a voltage of the organic secondary winding voltage (V N2) and the transistor (Q 12) of the drop across the transistor (Q 12) The product of the reduced voltage and the emitter current of the transistor Q 12 , that is, the current flowing through the resistor R13 becomes a loss.

만약 90V 입력시 충분한 트랜지스터(Q11)의 바이러스 전류를 공급하도록 저항(R12)(R13), 제너다이오드(D12)를 설정하였을 때, 2차권선(N2)의 유기전압은로 됨으로써, 270V 입력시에는 90V 입력시의 권선(N2)의 유기전압보다 3배 정도 높게 됨으로써 트랜지스터(Q12)에서의 전력손실은 매우 크게된다.If resistors R 12 (R 13 ) and zener diodes D 12 are set to supply sufficient viral current of transistor Q11 at 90 V input, the induced voltage of secondary winding N 2 is In this case, the power loss in the transistor Q 12 becomes very large at the time of 270V input by about three times higher than the induced voltage of the winding N 2 at the time of 270V input.

또한, 트랜지스터(Q11)가 온되어 있는 동안 1차권선(N1)에 흐르는 전류에 의해 1차권선(N1)에 축적되는 자기 에너지는 트랜지스터(Q11)가 오프된 후의 1차권선(N1)의 전압은 돗트점에 부(-)극성의 전압으로 반전되므로 권선(N3)과 권선(N4)의 유기전압도 돗트점에 부(-)극성의 전압으로 되어 다이오드(D13)(D14)를 통해 정류되고, 콘덴서(C12)(C13)에 의해 평활되며 콘덴서(C12)의 충전전압은 부하(RL)에 전원전압으로 인가된다.The transistor a primary winding after the (Q 11) is is a primary winding (N 1) the magnetic energy is a transistor (Q 11) which by means of the current accumulated in the primary winding (N 1) flows while the on-off ( Since the voltage of N 1 ) is inverted to a negative voltage at the dot point, the induced voltages of the windings N 3 and N 4 also become negative voltages at the dot point and thus the diode (D 13). Rectified through D 14 , smoothed by the capacitors C 12 and C 13 , and the charging voltage of the capacitor C12 is applied to the load RL as a power supply voltage.

그리고, 콘덴서(C13)의 전압은 권선(N3)(N4)의 밀결합에 의해 콘덴서(C12)의 전압과 비례한 전압이 얻어지며, 이 전압의 안정화에 의해 콘덴서(C12)의 전압을 안정화 하도록 된다.Then, the capacitor voltage winding of a (C 13) (N 3) a voltage proportional to the voltage of the capacitor (C 12) by the mill combination of (N 4) is obtained, the capacitor by the stabilization of the voltage (C 12) To stabilize the voltage.

이를 위해 콘덴서(C13)의 전압은 오차검출 회로(A)에 인가되어 설정된 전압과 비교하여 오차분을 검출해서 오차가 적게 되도록 트랜지스터(Q13)의 콜렉터 전류의 제어에 의해 트랜지스터(Q11)의 베이스 전류를 제어하므로서 콘덴서(C12)의 출력전압을 안정시키도록 하였으나, 입력 전압의 초기전압 인가시에 콘덴서(C13)의 충전전압은 ＂0＂이며, 오차전압검출회로(A)에 의한 트랜지스터(Q13)의 베이스 전류도 ＂0＂이므로 트랜지스터(Q11)의 베이스에는 트랜지스터(Q12)의 에미터 전류의 모든 값으로 됨으로써 트랜지스터(Q11)에는 과대 바이어스가 걸리게 되어 트랜지스터(Q11)가 파손되는 경우가 발생하는 문제점을 가지고 있었다.To this end, the voltage of the capacitor (C 13 ) is applied to the error detection circuit (A) to detect the error compared to the set voltage and the transistor Q 11 by controlling the collector current of the transistor (Q 13 ) so that the error is small. The output voltage of the capacitor C 12 was stabilized by controlling the base current of the capacitor. However, when the initial voltage of the input voltage is applied, the charging voltage of the capacitor C 13 is ＂0, and the error voltage detection circuit A Since the base current of the transistor Q 13 is also 0 o, the base of the transistor Q 11 becomes all the values of the emitter current of the transistor Q 12 , so that the transistor Q 11 is overbiased so that the transistor Q 11 ) had a problem that occurs when the breakage.

본 고안은 상기와 같은 종래의 문제점을 해소하고자 전력 손실이 없고 안정된 스위칭 소자의 바이어스 전류를 공급시킬 수 있게 한 것으로서, 이를 첨부도면 제1도에 따라서 설명하면 다음과 같다.The present invention allows to supply a bias current of a stable switching device with no power loss in order to solve the conventional problems as described above.

입력 전원단자(a)와 트랜지스터(Q1) 사이에 저항(R1)과 트랜스(T)의 1차권선(N1)을 접속하고 2차권선(N2)의 단자점에 콘덴서(C1)와 저항(R4)을 통해 트랜지스터(Q1)의 베이스에 연결하며 2차권선(N2)의 양단에 트랜지스터(Q2)와 저항(R5)(R6). 제너다이오드(D6) 및 다이오드(D5)에 접속하여서 다이오드(D5)의 애노드측과 트랜지스터(Q1)의 베이스 사이에 콘덴서(C4)를 연결시키고 상기 트랜지스터(Q1)의 베이스를, 에미터를 접지시킨 트랜지스터(Q3)의 콜렉터측에 연결하여 베이스에서 오차전압검출회로(A)를 통해 4차권선(N4)에 연결된 콘덴서(C3)와 다이오드(D4)에 연결하고 3차권선(N3)에 다이오드(D3)와 콘덴서(C2)를 연결하여서 콘덴서(C2)의 양단에 부하(RL)를 접속시켜서 된 것이다.The primary winding N 1 of the resistor R 1 and the transformer T is connected between the input power supply terminal a and the transistor Q 1 , and the capacitor C 1 is connected to the terminal point of the secondary winding N 2 . ) And a resistor (R 4 ) are connected to the base of the transistor (Q 1 ), and the transistor (Q 2 ) and resistor (R 5 ) (R 6 ) at both ends of the secondary winding (N 2 ). The base of the Zener diode (D 6) and a diode hayeoseo connected to (D 5) the diode (D 5) connected to the capacitor (C 4) between the base of the anode side and the transistor (Q 1) and the transistor (Q 1) of Connect the emitter to the collector side of the transistor (Q 3 ) grounded and connect to the capacitor (C 3 ) and diode (D4) connected to the 4th winding (N 4 ) through the error voltage detection circuit (A) at the base. The load is connected to both ends of the capacitor C 2 by connecting the diode D 3 and the capacitor C 2 to the tertiary winding N 3 .

이와 같은 회로로서 구성된 본 고안의 동작 및 작용효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as such a circuit is as follows.

입력단자점(a)에 입력전압(Vi)이 인가되면 트랜지스터(Q1)는 즉시 도통상태가 되므로 트랜지스터(Q1)의 콜렉터 전류는 서서히 증가하여 콘덴서(C1)와 저항(R4)에 의해 공급되는 베이스 전류의 hfe(전류이득)배까지 증가하면, 트랜지스터(Q2)는 오프되고, 트랜지스터(Q1)가 온된 시간동안 트랜스(T)의 1차권선(N1)에 축적된 자기 에너지는 3차권선(N3)을 통해 방출된다.When the input voltage Vi is applied to the input terminal point a, the transistor Q 1 is immediately in a conductive state, and thus the collector current of the transistor Q 1 gradually increases to the capacitor C 1 and the resistor R 4 . When it increases to hfe (current gain) times the base current supplied by the transistor, the transistor Q 2 is turned off and the magnetic energy accumulated in the primary winding N1 of the transformer T during the time that the transistor Q 1 is turned on. Is emitted through the tertiary winding (N 3 ).

트랜지스터(Q1)의 도통중에 1차권선(N1)에 축적된 자기에너지가 오트중에 3차권선(N2)을 통하여 돗트점에 부(-)극성으로 된다.The magnetic energy accumulated in the primary winding N 1 during the conduction of the transistor Q 1 becomes negative at the dot point through the tertiary winding N 2 during the haute.

트랜지스터(Q1)의 도통중에 각 권선의 유기전압은 돗트점의 정(+)극성으로 되고 오프중에 각 권선의 유기전압은 돗트점의 부(-)극성의 전압으로 유기되고, 다이오드(D3)와 콘덴서(C2)에 의해 정류되어 콘덴서(C2)의 충전전압은 증가된다.During the conduction of transistor Q 1 , the induced voltage of each winding becomes positive polarity of the dot point, while the off voltage of each winding is induced to the negative polarity of the dot point and the diode D 3 ) and is rectified by a capacitor (C2) is increased, the terminal voltage of the capacitor (C 2).

이때, 2차권선(N2)에는 콘덴서(C2)의 충전전압과 권선비에 비례한 돗트점의 부(-)극성 전압이 유기되어 다이오드(D1)(D5)를 거쳐 콘덴서(C1)에 충전시킨다.At this time, in the secondary winding N 2 , the negative voltage of the dot point proportional to the charging voltage and the winding ratio of the capacitor C 2 is induced, and the capacitor C 1 passes through the diode D 1 (D 5 ). ).

이때, 트랜지스터(Q2)의 베이스 에미터간에는 다이오드(D5)의 양단전압에 의해 역바이어스로 되어 트랜지스터(Q2)는 오프된다.At this time, between the base emitters of the transistors Q 2 , the reverse bias is caused by the voltage across the diode D 5 , and the transistors Q 2 are turned off.

1차 권선(N1)에 축적된 자기에너지가 2차권선(N2)을 통해 모두 방출된 후에는 트랜지스터(Q1)가 다시 온되고 각 권선의 유기전압은 다시 돗트점 정(+)극성의 전압으로 된다.After all of the magnetic energy accumulated in the primary winding N1 is discharged through the secondary winding N 2 , the transistor Q 1 is turned on again and the induced voltage of each winding is again in the dot positive polarity. It becomes a voltage.

이때, 트랜지스터(Q2)의 에미터 전위는 콘덴서(C1)의 충전전압에 의해 접지점보다 낮은 부(-)전위를 갖게 되며 저항(R5)을 통해 흐르는 트랜지스터(Q2)의 베이스 전류에 의해 트랜지스터(Q2)는 도통되어 콘덴서(C4)의 충전전압은 트랜지스터(Q1)의 베이스에미터 →트랜지스터(Q2)의 콜렉터 에미터→ 저항(R6)의 폐회로를 통해 방전된다. 이에 따라 최초로 트랜지스터(Q1)가 온일때의 콘덴서(C1)와 저항(R4)에 의한 트랜지스터(Q1)의 베이스 전류보다 콘덴서(C4)의 방전전류만큼 증가된 전류가 트랜지스터(Q1)의 베이스에 흐르게 되어 트랜지스터(Q1)의 콜렉터 전류(JC)가 IC=hfe×〔콘덴서(C1)와 저항(R4)에 의한 전류+콘덴서(C4)의 방전전류의 값으로 될때 트랜지스터(Q1)는 오프된다.At this time, the emitter potential of the transistor (Q 2 ) has a negative potential lower than the ground point by the charging voltage of the capacitor (C 1 ) and to the base current of the transistor (Q 2 ) flowing through the resistor (R 5 ). by a transistor (Q 2) is conductive are discharged through a closed circuit of a capacitor (C 4) the collector-emitter → resistor (R 6) of the charge voltage to the base of the transistor (Q 1) m → transistor (Q 2) of the. Accordingly, the current increased by the discharge current of the capacitor C 4 from the base current of the transistor Q 1 by the capacitor C 1 and the resistor R 4 when the transistor Q 1 is on is increased by the transistor Q 1 . 1 ) and the collector current (JC) of the transistor (Q 1 ) flows to the base of IC = hfe x [the current + discharge current of the capacitor (C 4 ) by the capacitor (C 1 ) and the resistor (R 4 ). Transistor Q 1 is turned off.

따라서, 트랜지스터(Q1)이 도통되는 기간동안 권선(N1)에 축적되는 자기에너지는 최초로 트랜지스터(Q1)의 도통기간보다 크게되어 트랜지스터(Q1)의 오프시 2차권선(N2)을 통해 방출되는 에너지의 양은 더욱 크게되어 콘덴서(C2)의 충전전압은 더욱 증가한다.Therefore, the magnetic energy accumulated in the winding N 1 during the period in which the transistor Q 1 conducts becomes larger than the conduction period of the transistor Q 1 for the first time, so that the secondary winding N 2 when the transistor Q 1 is turned off. Through the amount of energy released through the larger the charge voltage of the capacitor (C 2 ) is further increased.

그리고, 콘덴서(C4)의 충전전압도 증가된다.Then, the charging voltage of the capacitor C 4 is also increased.

다시 1차권선(N1)의 방출이 완료되고 트랜지스터(Q1)가 도통되면 증가된 콘덴서(C4)의 충전전압에 의해 트랜지스터(Q1)의 베이스 전류도 증가된다.When the emission of the primary winding N 1 is completed and the transistor Q 1 is turned on, the base current of the transistor Q 1 also increases due to the increased charging voltage of the capacitor C 4 .

이와 같이 트랜지스터(Q1)의 베이스 바이어스 전류의 점차적인 증가에 의해서 트랜지스터(Q1)가 온/오프동작을 반복함에 따라 콘덴서(C2)의 충전전압과 콘덴서(C4)의 충전전압은 계속 증가하여 베이스 바이어스 전류를 증가시키게 된다.As the transistor Q 1 repeats the on / off operation by the gradual increase in the base bias current of the transistor Q 1 , the charging voltage of the capacitor C 2 and the charging voltage of the capacitor C 4 continue. This increases the base bias current.

그리고 콘덴서(C2)의 충전전압과 비례하여 4차 권선(N4)과 다이오드(D4) 및 콘덴서(C3)에 의한 정류 전압을 얻게되며, 이 전압은 오차전압검출회로(A)에 인가되어 설정된 전압과 비교하여서 오차를 검출해서 오차전압이 작게 되도록 트랜지스터(Q3)의 베이스 전류를 가감함으로써 트랜지스터(Q3)의 콜렉터 전류를 변화시켜 트랜지스터(Q1)의 베이스 전류를 제어하게 한다.In addition, the rectified voltage is obtained by the fourth winding N 4 , the diode D 4 , and the capacitor C 3 in proportion to the charging voltage of the capacitor C 2 , and the voltage is supplied to the error voltage detection circuit A. The collector current of transistor Q 3 is varied by controlling the base current of transistor Q 1 by detecting the error compared to the applied and set voltage and subtracting the base current of transistor Q 3 so that the error voltage becomes small. .

즉, 콘덴서(C3)의 전압이 설정전압보다 높게되면 트랜지스터(Q1)의 베이스 전류를 작게하여 트랜지스터(Q1)의 도통시 1차권선(N1)의 축적되는 자기 에너지의 양을 감소시켜 트랜지스터(Q1)의 오프기간중 권선(N3)을 통해 콘덴서(C2)에 공급되는 에너지 양을 적게하여 전압이 낮아지도록 하고, 설정전압보다 낮으면 트랜지스터(Q1)의 베이스 전류를 크게하여 트랜지스터(Q1)의 오프기간중에 콘덴서(C2)에 공급되는 에너지의 양을 크게하여 전압이 높아지도록 한다.That is, reducing the amount of magnetic energy stored in the capacitor a primary winding during the conduction of the (C 3) a transistor (Q 1) and the voltage when higher than the set voltage decrease the base current of the transistor (Q 1) of the (N 1) By lowering the amount of energy supplied to the capacitor C 2 through the winding N 3 during the off period of the transistor Q 1 , the voltage is lowered. If the voltage is lower than the set voltage, the base current of the transistor Q 1 is decreased. The voltage is increased by increasing the amount of energy supplied to the capacitor C 2 during the off period of the transistor Q 1 .

이와 같은 동작에 의해서 콘덴서(C2)(C3)의 충전전압은 설정된 전압에서 안정되므로 콘덴서(C4)의 충전전압은이 된다.By this operation, the charging voltage of the capacitor (C 2 ) (C 3 ) is stabilized at the set voltage, so the charging voltage of the capacitor (C 4 ) is Becomes

상기에서 VC4와 VC2는 콘덴서(C4)(C2)의 충전전압이고, VD1과 VD5는 다이오드(D1)(D5)의 순방향전압이며, n2와 n3는 권선(N2)(N3)의 권수를 나타낸 것이다.In the above, V C4 and V C2 are the charging voltage of the capacitor (C 4 ) (C 2 ), V D1 and V D5 are the forward voltage of the diode (D 1 ) (D 5 ), n 2 and n 3 is the winding ( The number of turns of N 2 ) (N 3 ) is shown.

이와 같이 안정상태에서 콘덴서(C4)의 충전전압은 입력전압(Vi)과 관계없이 일정한 전압으로 된다.In this manner, the charging voltage of the capacitor C 4 becomes a constant voltage regardless of the input voltage Vi.

제너다이오드(D6)는 트랜지스터(Q3)의 도통시 저항(R6)의 양단전압과 전류를 일정하게 유지시켜 주기 위한 것으로, 부하(RL)가 단선되었을때 출력전압 상승에 의한 콘덴서(C4)의 전압상승으로 인하여 트랜지스터(Q1)의 과대 바이어스 전류를 제한시켜 주게 된다.Zener diode (D 6 ) is to maintain a constant voltage and current at both ends of the resistor (R 6 ) during the conduction of the transistor (Q 3 ), the capacitor (C) by the output voltage rise when the load (RL) is disconnected The voltage rise of 4 ) limits the excessive bias current of the transistor Q 1 .

이와 같이 동작하는 본 고안은 입력전원단자에 입력전압(Vi)이 인가된 후 트랜지스터(Q1)의 베이스측 바이어스 전류가 출력전압의 상승에 따라서 점차적으로 증가함으로써 초기과도 현상을 완전히 제거하게 되고, 콘덴서(C4)의 일정한 충전전압에 의한 베이스측의 바이어스 전류공급이 이루어지게 되어 입력전압이 넓은 범위〔90-270V〕에서도 전력손실이 없는 안정된 바이어스 전류공급이 이루어지게 되는 매우 이상적인 것이다.According to the present invention operating as described above, after the input voltage Vi is applied to the input power supply terminal, the base side bias current of the transistor Q 1 gradually increases as the output voltage increases, thereby completely removing the initial transient phenomenon. Since the bias current is supplied to the base side by the constant charging voltage of the capacitor C 4 , the stable bias current supply without power loss is achieved even in the wide range of the input voltage [90-270V].

Claims (2)

블록킹식 자려 발진에 의해 구성된 스위칭형 안정화 전원회로에 있어서, 트랜스(T)의 2차권선(N2)에 트랜지스터(Q2)를 구비하여 베이스 에미터 사이에 저항(R5)(R6)과 제너다이오드(D6) 및 다이오드(D5)를 연결하고, 이 다이오드(D5) 양단에 콘덴서(C4)와 콘덴서(C1), 저항(R4)을, 트랜스(T)의 1차 권선에 접속된 스위칭 용 트랜지스터(Q1)의 베이스에 연결함과 동시에 역방향 다이오드(D1)를 접지점에 연결하여서 됨을 특징으로 하는 스위칭형 안정화 전원회로.In the switched stabilization power supply circuit constituted by blocking self-oscillation, a transistor (Q 2 ) is provided in the secondary winding (N 2 ) of the transformer (T) to provide resistance (R 5 ) (R 6 ) between the base emitters. Connect zener diode (D 6 ) and diode (D 5 ) with capacitor (C 4 ), capacitor (C 1 ) and resistor (R 4 ) across the diode (D 5 ). A switching type stabilized power supply circuit characterized in that it is connected to the base of the switching transistor (Q 1 ) connected to the secondary winding and the reverse diode (D 1 ) to the ground point. 제1항에 있어서, 트랜지스터(Q2)의 베이스측과 다이오드(D5)의 애노드 사이에 부하(RL) 단선시 과대 바이어스 전류 차단용 제너 다이오드(D6)를 연결한 것을 특징으로 하는 스위칭형 안정화 전원 회로.2. The switching type according to claim 1, wherein a zener diode D 6 for blocking excessive bias current is connected between the base side of the transistor Q 2 and the anode of the diode D 5 when the load RL is disconnected. Stabilized power circuit.
KR2019860016669U 1986-10-30 1986-10-30 Power source circuit for stabilation of a switching type KR900003298Y1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR2019860016669U KR900003298Y1 (en) 1986-10-30 1986-10-30 Power source circuit for stabilation of a switching type
JP1987165462U JPH0333179Y2 (en) 1986-10-30 1987-10-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860016669U KR900003298Y1 (en) 1986-10-30 1986-10-30 Power source circuit for stabilation of a switching type

Publications (2)

Publication Number Publication Date
KR880008816U KR880008816U (en) 1988-06-30
KR900003298Y1 true KR900003298Y1 (en) 1990-04-20

Family

ID=19256637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860016669U KR900003298Y1 (en) 1986-10-30 1986-10-30 Power source circuit for stabilation of a switching type

Country Status (2)

Country Link
JP (1) JPH0333179Y2 (en)
KR (1) KR900003298Y1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159668A (en) * 1983-03-02 1984-09-10 Toshiba Electric Equip Corp Dc/dc converter

Also Published As

Publication number Publication date
JPH0333179Y2 (en) 1991-07-15
JPS6377482U (en) 1988-05-23
KR880008816U (en) 1988-06-30

Similar Documents

Publication Publication Date Title
US5019955A (en) DC-to-AC voltage converter having galvanically separate input and output circuits
KR100278096B1 (en) Hybrid Regulator
US4630186A (en) Power source circuit
KR100268201B1 (en) Switching power supply device
US5389871A (en) Self-oscillation type DC-DC converter
US4675798A (en) Direct coupled switching power supply with GTO SCR switching element
US4654772A (en) Power supply for electrostatic air cleaner
KR920008204B1 (en) Smps
KR900003298Y1 (en) Power source circuit for stabilation of a switching type
JPH0143279B2 (en)
US4068158A (en) High efficiency d.c. voltage regulator
JP3289507B2 (en) Switching power supply
JPH0315423B2 (en)
KR200176401Y1 (en) Circuit of preventing rush current of capacitor
JP3129036B2 (en) Switching power supply
JP3287039B2 (en) Switching power supply
JPH0231591B2 (en)
KR0134704Y1 (en) A regulating circuit for output voltage in power supply
JPH077943A (en) Switching power supply apparatus
KR830001369Y1 (en) Stabilized power circuit
KR900009223Y1 (en) Electricity source circuit stabling voltage
KR830000925Y1 (en) Step-up stabilized power supply circuit
JP2563188B2 (en) Self-exciting converter with overcurrent protection
JP2988094B2 (en) Ringing choke converter
JPH07123221B2 (en) Switching transistor drive circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19991224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee