KR930023838A - 중앙처리장치의 트랩 방지회로 - Google Patents
중앙처리장치의 트랩 방지회로 Download PDFInfo
- Publication number
- KR930023838A KR930023838A KR1019920009037A KR920009037A KR930023838A KR 930023838 A KR930023838 A KR 930023838A KR 1019920009037 A KR1019920009037 A KR 1019920009037A KR 920009037 A KR920009037 A KR 920009037A KR 930023838 A KR930023838 A KR 930023838A
- Authority
- KR
- South Korea
- Prior art keywords
- cpu
- processing unit
- central processing
- prevention circuit
- interrupt
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
중앙처리장치(CPU)의 트랩방지 회로에 있어서 상기 중앙처리장치(CPU)의 인터럽트 신호를 발생하고 상기 인터럽트발생 상태를 저장시켜 상기 상태 기록값을 상기 중앙처리장치(CPU)로 완충 전송하여 트랩에 빠지는 현상을 방지토록 되어있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도, 제2도는 제1도의 동작 파형도.
Claims (4)
- 중앙처리장치(CPU)의 트랩방지 회로에 있어서, 상기 중앙처리장치(CPU)의 인터럽트 신호를 발생하는 제1수단과, 상기 제1수단의 인터럽트발생 상태가 저장되는 제2수단과, 상기 제2수단의 상태 기록 값을 상기 중앙처리장치(CPU)로 전송하기 위해 완충하는 제3수단으로 구성됨을 특징으로 하는 중앙처리장치의 트랩 방지회로.
- 제1항에 있어서, 제1수단에 상기 중앙처리장치(CPU)로부터 출력되는 제어신호에 의해 상기 제2,3,수단으로 상태값을 읽기 위한 제어신호를 발생하는 제어수단을 더 추가함을 특징으로 하는 중앙처리장치의 트랩 방지회로.
- 중앙처리장치(CPU)의 트랩방지 회로에 있어서, 상기 중앙처리장치(CPU)의 포트(P1Ø)에 단안정 멀티 바이브레타(MMV)의 신호입력단을 연결하고, 상기 단안정 멀티 바이브레이타(MMV)의 출력을 디플립플롭(DF1)에서 래치하여 상기 중앙처리장치(CPU)의 인터럽트 신호를 발생하는 인터럽트 처리부(10)와, 상기 중앙처리장치(CPU)의 어드레스 신호와 제어신호를 디코딩하여 상태값을 상기 중앙처리장치(CPU)에서 읽어가기 위한 제어 신호를 발생하는 디코더(DEC)와, 상기 디코더(DEC)의 출력에 의해 인에블되어 상기 디플립플롭(DF3)의 시스템 상태 출력값을 완충하여 상기 중앙처리장치(CPU)로 전송하는 버퍼(BUF)로 구성을 구성됨을 특징으로 하는 중앙처리장치의 트랩 방지회로.
- 제1항에 있어서, 인터럽트 처리부(10)에 인터럽트 동작상태를 표시하는 발광다이오드(LED)를 더 추가함을 특징으로 하는 앙처리장치의 트랩 방지회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009037A KR930023838A (ko) | 1992-05-27 | 1992-05-27 | 중앙처리장치의 트랩 방지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009037A KR930023838A (ko) | 1992-05-27 | 1992-05-27 | 중앙처리장치의 트랩 방지회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930023838A true KR930023838A (ko) | 1993-12-21 |
Family
ID=67296288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009037A KR930023838A (ko) | 1992-05-27 | 1992-05-27 | 중앙처리장치의 트랩 방지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930023838A (ko) |
-
1992
- 1992-05-27 KR KR1019920009037A patent/KR930023838A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR960020510A (ko) | 줄길이복호화기 | |
| KR930023838A (ko) | 중앙처리장치의 트랩 방지회로 | |
| KR930003599A (ko) | 데이터 전송의 고속 처리 장치 | |
| KR960002074A (ko) | 파이포를 이용한 프린터 입력버퍼 및 데이타 입력방법 | |
| KR850006090A (ko) | 데이터 전송 시스템 | |
| KR880014454A (ko) | 키보드의 키 입력을 판독하는 방법 및 회로 | |
| KR950022543A (ko) | 디지탈 키폰 시스템의 전용선 방식 선택 회로 | |
| KR950029917A (ko) | 프린터의 데이타 전송방법 | |
| KR890010667A (ko) | 컴퓨터의 사용자 정의문자 입출력장치 및 방법 | |
| KR890002771A (ko) | Fifo방식을 이용한 병렬 인터페이싱 방식 | |
| KR920003185A (ko) | 병렬처리 시스템에서 노드컴퓨터간 통신방법을 지원하는 노드컴퓨터의 구조 | |
| KR970049590A (ko) | 메모리의 읽기 및 쓰기제어장치 | |
| KR920011135A (ko) | 데이타 로스를 방지한 비동기 단말시스템 | |
| KR970049644A (ko) | 컴퓨터 시스템에 있어서 어드레스 버스 잠금 제어장치 | |
| KR930011499A (ko) | Atm 방식에서의 셀 다중화 장치 | |
| KR960015650A (ko) | 범용 입출력 장치 | |
| KR910012922A (ko) | 마이크로 프로세서 제어시스템의 상태변화 자동감지회로 | |
| KR900015045A (ko) | 경보 취합 장치 | |
| KR900005767A (ko) | 팩시밀리의 인터페이스를 위한 dma를 이용한 음성 서비스회로 | |
| KR870009284A (ko) | 한글 코드(code) 변환장치 | |
| KR910012969A (ko) | 양방향 병렬포트 | |
| KR980007197A (ko) | 부분 데이터 클리어가 가능한 버퍼 제어 장치 | |
| KR950016080A (ko) | 비트스트림 데이터 전송시스템의 전송속도 가변장치 | |
| KR970049252A (ko) | 버스 시스템의 보드 격리회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |