KR930022220A - Data transfer device from host computer to MIMD processor - Google Patents

Data transfer device from host computer to MIMD processor Download PDF

Info

Publication number
KR930022220A
KR930022220A KR1019920006118A KR920006118A KR930022220A KR 930022220 A KR930022220 A KR 930022220A KR 1019920006118 A KR1019920006118 A KR 1019920006118A KR 920006118 A KR920006118 A KR 920006118A KR 930022220 A KR930022220 A KR 930022220A
Authority
KR
South Korea
Prior art keywords
address
data
signal
parallel processor
host computer
Prior art date
Application number
KR1019920006118A
Other languages
Korean (ko)
Other versions
KR950008395B1 (en
Inventor
김종문
이흠복
김명원
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019920006118A priority Critical patent/KR950008395B1/en
Publication of KR930022220A publication Critical patent/KR930022220A/en
Application granted granted Critical
Publication of KR950008395B1 publication Critical patent/KR950008395B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Abstract

본 발명은 병렬 프로세서를 사용한 컴퓨터 시스템의 인터페이스 장치에 관한 것으로서, 구체적으로는 망사구조의 MIMD(multiple instruction multiple data)형 병렬 프로세서와 이를 사용하는 호스트 컴퓨터(host computer)사이의 데이타 전송을 실시간으로 제어하기 위한 인터페이스 장치에 관한 것으로 호스트 컴퓨터(1)와, 망사구조를 갖는 MIMD형 병렬 프로세서(2)와, 이 병렬 프로세서의 각 프로세싱 엘리먼트에서 처리하기 위한 데이타를 격납하는 듀얼포트 메모리(37)를 구비하여 상기 호스트 컴퓨터(1)와 병렬 프로세서(2) 사이의 데이타 전송을 관리하는 컴퓨터 인터페이스 장치에 있어서, 상기 프로세싱 엘리먼트에서 제공되는 데이타 입력준비 신호(IR-RD)를 입력하여 순차적 카운트업 신호와 어드레스 발생용 신호를 출력하는 카운터(31)와, 상기 어드레스 발생용 신호를 받아 각 프로세싱 엘리먼트에 상응하는 데이타를 지정하는 어드레스를 순차적으로 출력하는 어드레스 발생 수단과, 상기 호스트 컴퓨터(1)에서 제공되는 최근 전송 데이타의 어드레스와 상기 어드레스 발생수단에서 제공되는 어드레스 중 현대 데이타 인출용 어드레스를 비교하여 상기 메모리(37)에 데이타 저장되었는가를 판단하는 신호를 출력하는 비교수단(36)과, 상기 비교수단(36)의 출력신호에 의해 각 프로세싱 엘리먼트에 데이타 준비신호(IRS)를 차례로 제공하는 플래그 발생수단(32)을 포함하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface device of a computer system using a parallel processor, and more particularly, to real-time data transmission between a multiple instruction multiple data (MIMD) parallel processor having a network structure and a host computer using the same. A host device (1), a MIMD type parallel processor (2) having a network structure, and a dual port memory (37) for storing data for processing in each processing element of the parallel processor. In the computer interface device for managing the data transfer between the host computer 1 and the parallel processor 2, the data input ready signal (IR-RD) provided from the processing element is input to the sequential count-up signal and address A counter 31 for outputting a generation signal, and the address generation scene Address generation means for successively outputting an address specifying data corresponding to each processing element by receiving a call; modern data of an address of recent transmission data provided from the host computer 1 and an address provided from the address generation means; A comparison means 36 for comparing a drawing address and outputting a signal for determining whether data has been stored in the memory 37, and a data preparation signal IRS for each processing element by an output signal of the comparison means 36; It includes a flag generating means 32 which provides in turn.

Description

호스트 컴퓨터에서 MIMD 프로세서로의 데이타 전송장치Data transfer device from host computer to MIMD processor

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명의 인터페이스 장치의 회로도.3 is a circuit diagram of an interface device of the present invention.

제4도는 본 발명의 인터페이스 장치가 실시간으로 데이타 전송되는 것을 보인 도면.4 is a diagram showing that the interface device of the present invention transmits data in real time.

Claims (2)

호스트 컴퓨터(1)와, 망사구조를 갖는 MIMD형 병렬 프로세서(2)와, 이 병렬 프로세서의 각 프로세싱 엘리먼트에서 처리하기 위한 데이타를 격납하는 듀얼포트메모리(37)를 구비하여 상기 호스트 컴퓨터(1)와 병렬 프로세서(2) 사이의 데이타 전송을 관리하는 컴퓨터 인터페이스 장치에 있어서, 상기 프로세싱 엘리먼트에서 제공되는 데이타 입력준비 신호(IR-RD)를 입력하여 순차적 카운트업 신호와 어드레스 발생용 신호를 출력하는 카운터(31)와, 상기 어드레서 발생용 신호를 받아 각 프로세싱 엘리먼트에 상응하는 데이타를 지정하는 어드레스를 순차적으로 출력하는 어드레스 발생수단과, 상기 호스트 컴퓨터(1)에서 제공된 최근 전송 데이타의 어드레스와 상기 어드레스 발생수단에서 제공된 어드레스 중 현대 데이타 인출용 어드레스를 비교하여 상기 메모리(37)에 데이타 저장되었는가를 판단하는 신호를 출력하는 비교수단(36)과, 상기 비교수단(36)의 출력신호에 의해 각 프로세싱 엘리먼트에 데이타 준비신호(IRS)를 차례로 제공하는 플래그 발생수단(32)을 포함하는 것을 특징으로 하는 호스트 컴퓨터에서 MIMD 프로세서로의 인터페이스 장치.The host computer 1 includes a host computer 1, a MIMD type parallel processor 2 having a mesh structure, and a dual port memory 37 for storing data for processing in each processing element of the parallel processor. A computer interface device for managing data transmission between a parallel processor and a parallel processor (2), comprising: a counter for inputting a data input ready signal (IR-RD) provided from the processing element to output a sequential count up signal and an address generation signal (31), address generating means for receiving the address generation signal and sequentially outputting an address specifying data corresponding to each processing element, an address of the latest transmission data provided from the host computer 1 and the address; The modern data retrieval address is compared among the addresses provided by the generating means. Comparison means 36 for outputting a signal for judging whether or not data has been stored in the storage 37, and flag generation means for sequentially providing a data preparation signal IRS to each processing element by an output signal of the comparison means 36; And (32) an interface device from a host computer to a MIMD processor. 제1항에 있어서,상기 어드레스 발생수단은 상기 카운터(31)에서 제공되는 소정의 신호에 의해 동기되는 어드레스 지정용 레지스터(33)와, 상기 카운터(31)의 출력신호에 의해 인에이블되는 3상태 버퍼(34) 및, 상기 3상태 버퍼(34)의 출력을 1증가시키는 증가회로(35)를 포함하는 것을 특징으로 하는 호스트 컴퓨터에서 MIMD 프로세서로의 인터페이스 장치.The three-state state of claim 1, wherein the address generating means is enabled by an address designating register (33) synchronized with a predetermined signal provided from the counter (31) and an output signal of the counter (31). And a buffer (34) and an incrementing circuit (35) for incrementing the output of said tri-state buffer (34) by one. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920006118A 1992-04-13 1992-04-13 Data transferring apparatus between mimd processor and host computer KR950008395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920006118A KR950008395B1 (en) 1992-04-13 1992-04-13 Data transferring apparatus between mimd processor and host computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920006118A KR950008395B1 (en) 1992-04-13 1992-04-13 Data transferring apparatus between mimd processor and host computer

Publications (2)

Publication Number Publication Date
KR930022220A true KR930022220A (en) 1993-11-23
KR950008395B1 KR950008395B1 (en) 1995-07-28

Family

ID=19331694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006118A KR950008395B1 (en) 1992-04-13 1992-04-13 Data transferring apparatus between mimd processor and host computer

Country Status (1)

Country Link
KR (1) KR950008395B1 (en)

Also Published As

Publication number Publication date
KR950008395B1 (en) 1995-07-28

Similar Documents

Publication Publication Date Title
KR840001368A (en) Selective Cache Clearing Method and Device in Data Processing System
JPH02255932A (en) Multi-processor system
NL8020243A (en) TIMETABLE DEVICE FOR ACCESS TO A MAIN MEMORY CONNECTED TO A SINGLE MAIN LINE BETWEEN A CENTRAL ACCOUNTING DEVICE AND A NUMBER OF EDGE CALCULATORS.
KR900005287A (en) Data control device and system using it
KR930700907A (en) Apparatus and method for providing a stall cache
KR880011676A (en) Block access method using cache memory
KR900018793A (en) Control data generating device of sorting device
KR930022220A (en) Data transfer device from host computer to MIMD processor
US5345378A (en) Method and apparatus for operating a programmable controller for controlling a technical process
US6784929B1 (en) Universal two dimensional (frame and line) timing generator
JP2537526B2 (en) Multiprocessor system
KR960002032A (en) Interface device
KR910001545A (en) CPU core
CN108733678A (en) A kind of method, apparatus and relevant device of data search
JP3068427B2 (en) Message control unit
KR970002614A (en) Malfunction prevention circuit using program counter data
KR920009453B1 (en) Bus situation analyzer
SU711574A1 (en) Device for handling calls to rapid-access storage
KR910018956A (en) Metering Data Processing Circuit and Method by Multiple Interrupts
KR0152296B1 (en) Data transfering apparatus and processor element using it
KR940022285A (en) Data processing system and processor used in it
KR930008614A (en) Communication system using dual port ram
KR890017607A (en) Data processing system having memory access rank control means
KR920020303A (en) Multifunction I / O Interface Unit for Data Processing Unit
JPS56121155A (en) Address coincidence detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee