Claims (8)
구형파 입력신호를 공급받아 소정시간 지연된 구형파를 출력해내는 제1 지연수단과, 상기 구형파 입력신호를 공급받아, 상기 제1 지연수단의 출력보다 1/4주기만큼지연된 구형파를 출력해내는 제2 지연수단, 및 상기 제1 및 제2 지연수단의출력을 익스클루시브 OR하는 익스클루시브-OR게이트로 구성되는 것을 특징으로 하는 듀티 50% 주파수 체배기.A first delay means for receiving a square wave input signal and outputting a square wave delayed by a predetermined time; and a second delay for receiving a square wave input signal and outputting a square wave delayed by a quarter cycle from the output of the first delay means. Means, and an exclusive-OR gate for exclusively ORing the outputs of the first and second delay means.
제1항에 있어서, 상기 제1 지연수단은 2개의 직렬접속된 인버터(INV2, INV3)로 구성되는 것을 특징으로 하는 듀티 50% 주파수 체배기.The duty multiplier according to claim 1, characterized in that said first delay means consists of two serially connected inverters (INV2, INV3).
제1항에 있어서, 상기 제2 지연수단은 상기 입력구형파 입력신호를 공급받아 삼각파를 출력하는 제1 삼각파 발생회로, 상기 구형파입력신호의 반전된 입력신호를 공급받아 상기 제1 삼각판 발생회로의출력보다 1/2주기만큼 지연된 삼각파를 출력시키는 제2 삼각파 발생회로, 및 비반전 단자측에 상기 제1삼각파 발생회로의 출력을 공급받고 반전 단자측에 제2 삼각파발생회로의 출력을 공급받아 이들 출력을 비교하기 위한 비교기(40)를 포함하는 것을 특징으로 하는 듀티 50% 주파수 체배기.The first triangular wave generating circuit of claim 1, wherein the second delay unit receives the input square wave input signal and outputs a triangular wave, and receives the inverted input signal of the square wave input signal. A second triangular wave generator circuit for outputting a triangular wave delayed by one-half cycle from an output; A duty 50% frequency multiplier comprising a comparator 40 for comparing the outputs.
제3항에 있어서, 상기 제1및 제2 삼각파 발생회로는 동일한 구성과 동일한 기능을 갖는 것을 특징으로 하는 듀티 50% 주파수 체배기.4. The duty 50% frequency multiplier according to claim 3, wherein the first and second triangle wave generator circuits have the same configuration and the same function.
제1항에 있어서, 상기 제1및 제2 삼각파 발생회로는 1쌍의 일정한 전류를 공급하기 위한 상보형 정전류원, 상기 상보형 정전류원의 제1및 제2 정전류가 각각 게이트 단자에 공급되는 상보형 제1및 제2 부하 트랜지스터, 상기 부하 트랜지스터 사이에 접속되어 상기 구형파 입력신호를 반전시키기 위한 상보형 반전회로, 및 상기 상보형 반전회로의 출력과 접지사이에 접속된 캐패시터로 각각 구성되는 것을 특징으로 하는 듀티 50% 주파수 체배기.The complementary constant current source for supplying a pair of constant currents, and the complementary constant current source for supplying a pair of constant currents, respectively, wherein the first and second constant currents of the complementary constant current source are supplied to a gate terminal. And a complementary inverting circuit connected between the type first and second load transistors, the load transistor to invert the square wave input signal, and a capacitor connected between the output of the complementary inverting circuit and ground. Duty 50% Frequency Multiplier.
제4항에 있어서, 상기 제1 및 제2 삼각파 발생회로에 있는 각 캐패시터의 충전 및 방전 특성이 서로 동일한 것을 특징으로 하는 듀티 50% 주파수 체배기.5. The 50% frequency multiplier of claim 4, wherein the charge and discharge characteristics of each capacitor in the first and second triangle wave generator circuits are the same.
제1항 또는 제6항에 있어서, 상기 구형파 입력신호가 하이레벨일때 상기 제1 삼각파 발생회로의 캐패시터는 전하가 방전되고, 상기 제2 삼각파 발생회로의캐패시터에는 전하가 충전되는 것을 특징으로 하는 듀티 50% 주파수 체배기.The duty cycle according to claim 1 or 6, wherein when the square wave input signal is at a high level, charge is discharged in the capacitor of the first triangle wave generator circuit, and charge is charged in the capacitor of the second triangle wave generator circuit. 50% frequency multiplier.
제5항에 있어서, 상기 상보형 정전류원은 1쌍의 PMOS 트랜지스터로 이루어진 제1 미러회로와 1쌍의 NMOS 트랜지스터로 이루어진 제2 미러회로로 구성되는 것을 특징으로 하는 듀티 50% 주파수 체배기.6. The 50% frequency multiplier of claim 5, wherein the complementary constant current source comprises a first mirror circuit composed of a pair of PMOS transistors and a second mirror circuit composed of a pair of NMOS transistors.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.