KR930015414A - Digital Signal Transceiver - Google Patents

Digital Signal Transceiver Download PDF

Info

Publication number
KR930015414A
KR930015414A KR1019910025198A KR910025198A KR930015414A KR 930015414 A KR930015414 A KR 930015414A KR 1019910025198 A KR1019910025198 A KR 1019910025198A KR 910025198 A KR910025198 A KR 910025198A KR 930015414 A KR930015414 A KR 930015414A
Authority
KR
South Korea
Prior art keywords
terminal
signal
resistor
controller
receiver
Prior art date
Application number
KR1019910025198A
Other languages
Korean (ko)
Other versions
KR970009298B1 (en
Inventor
조의선
Original Assignee
전성원
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전성원, 현대자동차 주식회사 filed Critical 전성원
Priority to KR91025198A priority Critical patent/KR970009298B1/en
Priority to GB9219995A priority patent/GB2262933A/en
Priority to CN92236656U priority patent/CN2141114Y/en
Publication of KR930015414A publication Critical patent/KR930015414A/en
Application granted granted Critical
Publication of KR970009298B1 publication Critical patent/KR970009298B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B23/00—Record carriers not specific to the method of recording or reproducing; Accessories, e.g. containers, specially adapted for co-operation with the recording or reproducing apparatus ; Intermediate mediums; Apparatus or processes specially adapted for their manufacture
    • G11B23/02—Containers; Storing means both adapted to cooperate with the recording or reproducing means
    • G11B23/04—Magazines; Cassettes for webs or filaments
    • G11B23/08—Magazines; Cassettes for webs or filaments for housing webs or filaments having two distinct ends
    • G11B23/087—Magazines; Cassettes for webs or filaments for housing webs or filaments having two distinct ends using two different reels or cores
    • G11B23/08707—Details
    • G11B23/08735—Covers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Closures For Containers (AREA)

Abstract

매우 복잡한 제조공정을 거친 칩으로 되어 있는 마이크로 컴퓨터를 이용하지 않고 제조공정이 매우 간단한 디지탈 로직회로를 이용하여 다중통신 회로를 설계하기 위하여 펄스를 발생하는 발진부와, 발진부와 연결되어 발진된 펄스를 시분할제어하는 시분할제어부와, 시분할제어부와 연결되어 각 해당시간으로 분할된 신호를 출력하기 위한 신호제어부와, 신호제어부와 연결되어 신호를 출력하는 출력부와, 시분할제어부와 신호제어부와 연결되어 제1신호제어부의 동작에 의하여 상대방의 수신부로 신호를 전송하기 위한 송신부와, 신호제어부와 시분할제어부와 연결되어 송신되는 신호를 신호제어부로 신호를 전송하는 수신부로 이루어져 있는 한 쌍의 송수신부로 이루어져 있다.In order to design a multi-communication circuit using a digital logic circuit that has a very simple manufacturing process without using a microcomputer having a very complicated manufacturing process, an oscillator generating a pulse and a time division pulse generated by being connected to the oscillator are time-divided. A time division controller for controlling, a signal controller for outputting a signal divided by the corresponding time in connection with the time division controller, an output unit for outputting a signal in connection with the signal controller, a first signal in connection with a time division controller, and a signal controller It consists of a pair of transmitter and receiver comprising a transmitter for transmitting a signal to the receiver of the other party by the operation of the controller, and a receiver for transmitting a signal to the signal controller connected to the signal controller and the time division controller.

Description

디지탈 신호 다중 송수신회로Digital Signal Transceiver

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 이 발명의 실시예에 따른 디지탈 신호 다중 송수신회로의 블럭도이고,1 is a block diagram of a digital signal multiplexing circuit according to an embodiment of the present invention.

제3도는 이 발명의 실시예에 따른 디지탈 신호 다중 송수신회로의 상세회로도이고,3 is a detailed circuit diagram of a digital signal multiplexing circuit according to an embodiment of the present invention.

제4도는 이 발명의 또다른 실시예에 따른 디지탈 신호 다중 송수신회로의 블럭도이다.4 is a block diagram of a digital signal multiplexing circuit according to another embodiment of the present invention.

Claims (23)

펄스를 발생하는 발진부(10)와, 발진부(10)와 연결되어 발진된 펄스를 시분할제어하는 제1시분할제어부(20)와, 제1시분할제어부(20)와 연결되어 각 해당시간으로 분할된 신호를 출력하기 위한 제1신호제어부(30)와, 제1신호제어부(30)와 연결되어 신호를 출력하는 제1출력부(40)와, 제1시분할 제어부(20)와 제1신호제어부(30)와 연결되어 제1신호제어부(30)의 동작에 의하여 상대방의 수신부로 신호를 전송하기 위한 제1송신부(50)와, 제1신호제어부(30)와 제1시분할제어부(20)와 연결되어 송신되는 신호를 제1신호제어부(30)로 신호를 전송하는 수신부(60)로 이루어져 있는 제1송수신부(1)와, 입력되는 신호에 의하여 시분할제어하는 제2시분할제어부(20A)와 제2시분할제어부(20A)와 연결되어 각 해당시간으로 분할된 신호를 출력하기 위한 제2신호제어부(30A)와, 제2신호제어부(30A)와 연결되어 신호를 출력하는 제2출력부(40A)와 제2시분할제어부(20A)의 제2신호제어부(30A)와 연결되어 제2신호제어부(30A)의 동작에 의하여 상대방의 수신부로 신호를 전송하기 위한 제2송신부(50A)와, 제2신호제어부(30A)와 제2시분할제어부(20A)와 연결되어 송신되는 신호를 제2신호제어부(30A)로 신호를 전송하는 수신부(60A)로 이루어져 있는 제2송수신부(2)로 이루어져 있는 것을 특징으로 한 디지탈 신호다중 송수신회로.An oscillator 10 generating a pulse, a first time division controller 20 connected to the oscillator 10 for time-division control of the oscillated pulse, and a signal divided into respective corresponding times connected to the first time division controller 20 A first signal controller 30 for outputting a signal, a first output unit 40 connected to the first signal controller 30, and outputting a signal, a first time division controller 20, and a first signal controller 30. Is connected to the first transmitter 50, the first signal controller 30 and the first time division controller 20 for transmitting signals to the receiver of the other party by the operation of the first signal controller 30 A first transmitter / receiver 1 comprising a receiver 60 for transmitting a signal to the first signal controller 30, and a second time division controller 20A and a second for time division control based on the input signal; A second signal controller 30A connected to the time division controller 20A for outputting a signal divided by the corresponding time, and a second signal agent The second output unit 40A connected to the unit 30A and the second signal controller 30A of the second time division controller 20A are connected to each other by the operation of the second signal controller 30A. A receiver for transmitting a signal to the second signal controller 30A, which is connected to the second transmitter 50A, the second signal controller 30A, and the second time division controller 20A to transmit the signal to the receiver. A digital signal multiple transceiver circuit comprising a second transmitter / receiver (2) consisting of 60A. 펄스를 발생하는 발진부(10B)와, 상기 발진부(10B)와 연결되어 발진된 신호를 각 해당 시간으로 분할하는출력되는 시간을 제어하는 제3시분할제어부(20B)와, 상기 제3시분할제어부(20B)와 발진부(10B)와 연결되어 입력되는 신호에 의하여 해당하는 시간에 각각 동작하는 제3신호제어부(30B)와, 제3신호제어부(30B)와 연결되어 해당하는 신호를 출력하는 제3출력부(40B)와 제3신호제어부(30B)와 발진부(10B)와 연결되어 제3신호제어부(30B)로 신호를 입력하고 제3신호제어부(30B)와 출력되는 신호를 출력하는 제1송수신회로(50B)와, 제3시분할제어부(20B)와 제3신호제어부(30B)와 연결되어 제3신호제어부(30B)로 신호를 입력하고 출력되는 신호를 출력하는 제3송수신회로(60B)로 이루어져 있는 제3송수신부(3)와, 입력되는 신호에 의하여 각 해당 시간으로 분할하는 출력되는 시간을 제어하는 제4시분할제어부(20C)와, 상기 제4시분할제어부(20C)와 연결되어 입력되는 신호에 의하여 해당하는 시간에 각각 동작하는 제4신호제어부(30C)와, 제4신호제어부(30C)와 연결되어 해당하는 신호를 출력하는 제4출력부(40C)와 제4신호제어부(30C)와 연결되어 입력되는 신호를 제4신호제어부(30C)로 입력하고 제4신호제어부(30C)에서 출력되는 신호를 출력하는 제2송수신회로(50C)와 제4시분할제어부(20C)와 제4신호제어부(30C)와 연결되어 제4신호제어부(30C)로 신호를 입력하고 제4신호제어부(30C)에서 출력되는 신호를 출력하는 제4송수신부(60C)로 이루어져 있는 제4송수신부(4)로 이루어져 있는 것을 특징으로 한 디지탈 신호다중 송수신회로.An oscillator 10B for generating a pulse, a third time division controller 20B for controlling an output time which is connected to the oscillator 10B, and outputting the divided signals into respective corresponding times; and the third time division controller 20B. ) And a third signal controller 30B respectively operated at a corresponding time by a signal input connected to the oscillator 10B, and a third output unit connected to the third signal controller 30B and outputting a corresponding signal. A first transmission / reception circuit connected to the 40B, the third signal controller 30B, and the oscillator 10B, inputs a signal to the third signal controller 30B, and outputs a signal output from the third signal controller 30B. 50B) and a third transmission / reception circuit 60B connected to the third time division controller 20B and the third signal controller 30B to input a signal to the third signal controller 30B and output an output signal. The output time which is divided into each corresponding time by the 3rd transmitter-receiver 3 and an input signal. A fourth time division controller 20C for controlling a signal, a fourth signal controller 30C and a fourth signal controller 30C, respectively, connected to the fourth time division controller 20C and operating at a corresponding time by a signal input; ) Is connected to the fourth output unit 40C and the fourth signal controller 30C to input the input signal to the fourth signal controller 30C and the fourth signal controller 30C. It is connected to the second transmission / reception circuit 50C, the fourth time division controller 20C, and the fourth signal controller 30C, which outputs the output signal, and inputs a signal to the fourth signal controller 30C, and the fourth signal controller 30C. Digital signal multiple transmission and reception circuit comprising a fourth transmission and reception unit (4) consisting of a fourth transmission and reception unit (60C) for outputting the signal output from the). 제1항에 있어서, 제1송수신부(1)의 발진부(10)는 전원단자(VCC)에 일측단자가 연결되어 있는 저항(11,12)과, 저항(12)의 타측단자가 제1입력단자와 연결되어 있는 NAND게이트(14)와, NAND게이트(14)의 제2입력단자에 일측단자가 연결되어 있는 저항(13,16)과 NAND게이트(14)의 출력단자에 일측단자가 연결되어 있는 저항(15)와, 저항(15)의 타측단자가 입력단자와 연결되어 있는 NAND게이트(18)와, NAND게이트(18)의 입력 단자에 일측단자가 연결되고 NAND게이트(18)의 출력단자에 타측단자가 연결되어 있는 저항(17)과, NAND게이트(18)의 출력단자가 입력단자와 연결되어 있는 NAND게이트(19)와, 제1시분할제어부(20)와 입력단자가 연결되어 있는 인버터(110)와, 저항(16)의 타측단자에 일측단자가 연결되어 있고 NAND게이트(18)의 출력단자가 타출단자와 연결되어 있는 커패시터(111)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The oscillator 10 of the first transmitter / receiver 1 includes resistors 11 and 12 having one terminal connected to a power supply terminal VCC, and the other terminal of the resistor 12 having a first input. One side terminal is connected to the NAND gate 14 connected to the terminal, and the resistors 13 and 16 having one side terminal connected to the second input terminal of the NAND gate 14 and the output terminal of the NAND gate 14. Resistor 15, the NAND gate 18 where the other terminal of the resistor 15 is connected to the input terminal, and one terminal is connected to the input terminal of the NAND gate 18, the output terminal of the NAND gate 18 An inverter having a resistor 17 connected to the other terminal thereof, a NAND gate 19 having an output terminal of the NAND gate 18 connected to an input terminal, and a first time division controller 20 and an input terminal connected thereto ( 110 and a capacitor 111 having one terminal connected to the other terminal of the resistor 16 and the output terminal of the NAND gate 18 connected to the other terminal. Digital signal multiple transmission and reception circuit, characterized in that. 제1항에 있어서, 제1시분할제어부(20)는 카운터회로(21)와 디코더 구동회로(22)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The digital signal multiplexing transmission / reception circuit according to claim 1, wherein the first time division controller (20) comprises a counter circuit (21) and a decoder driving circuit (22). 제1항에 있어서, 제1신호제어부(30)는 일측단자가 전원단자(VCC)와 연결되어 있는 스위치(S1)와, 일측단자가 접지되어 있는 저항(312)과, 스위치(S1)의 타측단자와 저항(312)의 타측단자가 연결되어 입력단자와 연결되어 있고 인버터단자가 제1시분할제어부(20)와 연결되어 있는 스위치버퍼(311)와, 입력단자가 제1수신부(60)와 연결되어 있는 스위치버퍼(313)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The first signal controller 30 includes a switch S1 having one terminal connected to a power supply terminal VCC, a resistor 312 having one terminal grounded, and the other side of the switch S1. The terminal and the other terminal of the resistor 312 are connected to the input terminal and the inverter buffer is connected to the first time division control unit 20 and the switch buffer 311, the input terminal is connected to the first receiver 60 Digital signal multiple transmission and reception circuit, characterized in that consisting of a switch buffer (313). 제1항 내지 제5항에 있어서, 제1신호제어부(30)는 동일한 구성으로 이루어져 있는 다섯개의 블럭(31∼35)으로 이루어져 있는 것을 특징으로 한 디지탈 신호 송수신회로.6. The digital signal transmission / reception circuit according to claim 1, wherein the first signal controller (30) is composed of five blocks (31 to 35) having the same configuration. 제1신호제어부(30)와 제2신호제어부(30A)는 동일한 구성으로 이루어져 있는 것을 특징으로 하는 디지탈 신호 다중 송수신회로.The first signal controller 30 and the second signal controller 30A have the same configuration. 제1항에 있어서, 제1송수신부(1)의 제1출력부(40)는 제1신호제어부(30)와 애노드 단자가 연결되어 있는 다이오드(411)와, 일측단자가 접지되어 있고 타측단자가 다이오드(411)의 캐소우드 단자와 연결되어 있는 커패시터(412)와, 다이오드(411)의 캐소우드 단자가 입력단자에 연결되어 있는 인버터(413)와, 인버터(413)의 출력단자에 캐소우드 단자가 연결되어 있는 발광다이오드(414)와, 일측단자가 전원(VCC)과 연결되어 있고 타측단자가 발광다이오드(414)의 애노드 단자와 연결되어 있는 저항(415)으로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.According to claim 1, wherein the first output unit 40 of the first transmitting and receiving unit 1 is a diode 411 is connected to the first signal control unit 30 and the anode terminal, one terminal is grounded and the other terminal The capacitor 412 is connected to the cathode terminal of the diode 411, the inverter 413 having the cathode terminal of the diode 411 connected to the input terminal, and the cathode at the output terminal of the inverter 413. A light emitting diode 414 having a terminal connected thereto and a resistor 415 having one terminal connected to a power supply (VCC) and the other terminal connected to an anode terminal of the light emitting diode 414. Signal multiple transmission and reception circuit. 제1항 내지 제8항에 있어서, 제1송수신부(1)에 제1출력부(40)는 동일한 구성을 한 여러블럭으로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회뢰로.The digital signal multiplex transmission and reception circuit according to claim 1, wherein the first transmission and reception unit (1) comprises a plurality of blocks having the same configuration. 제1항에 있어서, 제1송수신부(1)의 제1출력부(40)는 제2송수신부(2)의 제2출력부(40A)와 제3송수신부(3)의 제3출력부(40B)와 제4송수신부(4)의 제4출력부(40C)와 동일한 구성으로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The first output part 40 of the first transmission / reception part 1 is a second output part 40A of the second transmission / reception part 2 and a third output part of the third transmission / reception part 3. A digital signal multiplexing transmission / reception circuit comprising the same configuration as 40B and the fourth output unit 40C of the fourth transmitting and receiving unit 4. 제1항에 있어서, 제1송수신부(1)의 제1송신부(50)는 발진부(10)의 저항(11)의 타측단자에 일측단자가 연결되어 있는 저항(51)과, 저항(51)의 타측단자에 캐소우드 단자가 연결되어 있는 제너다이오드(52)와, 제너다이오드(52)의 애노드단자(52)에 애노드 단자가 연결되어 있는 다이오드(53)와, 일측단자가 접지되어 있는 저항(55)과, 저항(55)의 타측단자와 제1신호제어부(30)의 출력단자가 연결되어 애노드 단자와 연결되어 있는 다이오드(54)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The first transmitter 50 of the first transmitter and receiver 1 includes a resistor 51 having one terminal connected to the other terminal of the resistor 11 of the oscillator 10, and a resistor 51. Zener diode 52 having a cathode terminal connected to the other terminal of the diode, diode 53 having an anode terminal connected to the anode terminal 52 of the zener diode 52, and a resistor at which one terminal is grounded ( And a diode 54 connected to the other terminal of the resistor 55 and the output terminal of the first signal controller 30 to an anode terminal. 제1항에 있어서, 제2송수신부(2)의 제2송신부(50A)는 제2시분할제어부(20A)의 카운터회로(21A)의 출력단자(OUTA)에 일측단자가 연결되어 있는 저항(51A)과, 일측단자가 접지되어 있는 커패시터(52A)와, 리셋단자(RO1,RO2)에 저항(51A)의 타측단자가 연결되고 커패시터(52A)의 타측단자가 연결되어 입력단자와 연결되어 있는 NAND게이트(53A)와, NAND게이트(53A)의 출력단자에 캐소우드 단자가 연결되어 있는 제너다이오드(54A)와, 일측단자가 접지되어 있는 저항(56A)과, 저항(56A)의 타측단자와 제2신호제어부(30A)의 출력단자가 연결되어 애노드 단자와 연결되어 있는 다이오드(55A)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.2. The resistor 51A of claim 1, wherein the second transmitter 50A of the second transmitter / receiver 2 has one terminal connected to an output terminal OUTA of the counter circuit 21A of the second time division controller 20A. ), The capacitor 52A having one terminal grounded, and the other terminal of the resistor 51A connected to the reset terminals RO1 and RO2 and the other terminal of the capacitor 52A connected to the input terminal. Zener diode 54A having a cathode terminal connected to the gate 53A, an output terminal of the NAND gate 53A, a resistor 56A having one terminal grounded, and the other terminal of the resistor 56A Digital signal multiple transmission and reception circuit, characterized in that the output terminal of the two signal control unit (30A) is composed of a diode (55A) connected to the anode terminal. 제1항에 있어서, 제1송수신부(1)의 제1수신부(60)는 전원단자(VCC)에 일측단자가 연결되어 있는 저항(61)과, 저항(61)의 타측단자에 콜렉터 단자가 연결되어 있고 에미터 단자가 접지되어 있는 트랜지스터(62)와, 트랜지스터(62)의 베이스 단자에 일측단자가 연결되어 있는 저항(63)과, 저항(63)의 타측단자에 타측단자가 연결되어 있는 저항(64)과, 일측단자가 접지되어 있는 저항(65)과, 저항(64)의 일측단자에 저항(65)의 타측단자가 연결되어 캐소우드 단자와 연결되어 있는 재너다이오드(66)와, 에미터 단자가 접지되어 있고 제너다이오드(66)의 애노드 단자와 베이스 단자가 연결되어 있는 트랜지스터(67)와 일측단자가 전원(VCC)단자와 연결되어 있고 타측단자가 트랜지스터(67)의 콜렉터 단자와 연결되어 있는 저항(68)과, 저항(68)의 타측단자가 입력단자와 연결되어 있는 NAND게이트(69)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The first receiver 60 of the first transmitter / receiver 1 includes a resistor 61 having one terminal connected to a power supply terminal VCC and a collector terminal connected to the other terminal of the resistor 61. The transistor 62 is connected and the emitter terminal is grounded, the resistor 63 having one terminal connected to the base terminal of the transistor 62, and the other terminal connected to the other terminal of the resistor 63. A resistor (64), a resistor (65) having one terminal connected to ground, a zener diode (66) connected with a cathode terminal by connecting the other terminal of the resistor (65) to one terminal of the resistor (64), Transistor 67 and one terminal of which the emitter terminal is grounded, the anode terminal of the zener diode 66 and the base terminal are connected, and the other terminal are connected to the power supply (VCC) terminal, and the other terminal is connected to the collector terminal of the transistor 67. The resistor 68 is connected and the other terminal of the resistor 68 is connected to the input terminal Digital signal multiple transmit and receive circuit, characterized in that consisting of the NAND gate (69). 제1항 및 제13항에 있어서, 제2송수신부(2)의 제2수신부(60A)는 제1송수신부(1)의 제1수신부(60)와 동일한 구성으로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The digital receiver according to claim 1 or 13, wherein the second receiver 60A of the second transmitter / receiver 2 has the same configuration as that of the first receiver 60 of the first transmitter / receiver 1. Signal multiple transmission and reception circuit. 제2항에 있어서, 상기 발진부(10B)는 저항(12B)과 커패시터(11B)의 시정수를 이용하여 발진주기를 조정할 수 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.3. The digital signal multiplexing transmission / reception circuit according to claim 2, wherein the oscillator (10B) can adjust the oscillation period by using time constants of a resistor (12B) and a capacitor (11B). 제2항에 있어서, 상기 제3신호제어부(30B)는 일측단자가 전원단자(VCC)와 연결되어 있는 스위치(S1B)와, 일측단자가 접지되어 있는 저항(312B)과, 상기 제1시분할제어부(20B)의 출력단자와 저항(312B)의 타측단자와 입력단자가 연결되어 있는 AND게이트(311B)와, 상기 제3시분할제어부(20B)의 출력단자와 입력단자가 연결되어 있는 AND게이트(313B)와, AND게이트(311B)의 출력단자에 애노드 단자가 연결되어 있는 다이오드(314B)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.3. The third signal controller 30B includes a switch S1B having one terminal connected to a power supply terminal VCC, a resistor 312B having one terminal grounded, and the first time division controller. AND gate 311B, which connects the output terminal of 20B, the other terminal of resistor 312B, and the input terminal, and AND gate 313B, which connects the output terminal and input terminal of the third time division controller 20B. And a diode (314B) having an anode terminal connected to the output terminal of the AND gate (311B). 제2항 내지 제16항에 있어서 제3신호제어부(30B)는 동일한 구성으로 이루어져 있는 블럭(31B,32B,...39B)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.17. The digital signal multiplexing transmission / reception circuit according to claim 2 to 16, wherein the third signal controller (30B) comprises blocks (31B, 32B, ... 39B) having the same configuration. 제2항에 있어서, 제3신호제어부(30B)와 제3신호제어부(30)가 동일한 구성으로 되어 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.3. The digital signal multiplexing transmission / reception circuit according to claim 2, wherein the third signal controller (30B) and the third signal controller (30) have the same configuration. 제2항에 있어서, 제3송수신부(3)의 제1송수신회로(50B)는 입력단자가 부출력단자(Q-)에 연결되어 있는 NAND게이트(51B)와, NAND게이트(51B)의 출력단자에 일측단자가 연결되어 있는 저항(52B)과, 일측단자가 접지되어 있는 저항(53B)과, 저항(53B)의 타측단자에 애노드 단자가 연결되어 있는 제너다이오드(54B)와, 일측단자가 접지되어 있는 저항(55B)과, 저항(55B)의 타측단자와 제3신호제어부(30B)의 출력단자가 캐소우드 단자와 연결되어 있는 제너다이오드(56B)로 구성되어 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.3. The first transmitter / receiver circuit 50B of the third transmitter / receiver 3 includes a NAND gate 51B having an input terminal connected to the sub-output terminal Q-, and an output of the NAND gate 51B. A resistor 52B having one terminal connected to the terminal, a resistor 53B having one terminal grounded, a zener diode 54B having an anode terminal connected to the other terminal of the resistor 53B, and one terminal The grounded resistor 55B, the other terminal of the resistor 55B and the output terminal of the third signal controller 30B are composed of a zener diode 56B connected to the cathode terminal. Transceiver circuit. 제2항에 있어서 제4송수신부(4)의 제2송수신회로(50C)는 일측단자가 접지되어 있는 저항(51C)과, 저항(51C)의 타측단자에 애노드 단자가 연결되어 있는 제너다이오드(52C)와, 일측단자가 접지되어 있는 저항(53C)과, 저항(53C)의 타측단자에 캐소우드 단자가 연결되어 있는 재너다이오드(54C)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The second transmitter / receiver circuit 50C of the fourth transmitter / receiver 4 includes a resistor 51C having one terminal grounded and a zener diode having an anode terminal connected to the other terminal of the resistor 51C. 52C), a resistor 53C having one terminal grounded, and a zener diode 54C having a cathode terminal connected to the other terminal of the resistor 53C. 제2항에 있어서, 제3송수신부(3)의 제3송수신회로(60B)는 제3시분할제어부(20B)의 리셋단자(R)에 입력 단자가 연결되어 있는 NAND게이트(61B)와, NAND게이트(61B)에 일측단자가 연결되어 있는 저항(62B)과, 일측단자가 접지되어 있는 커패시터(63B)와, 커패시터(63B)의 타측단자와 저항(62B)의 타측단자 연결되어 애노드단자에 연결되어 있는 제너다이오드(64B)와, 커패시터(63B)의 타측단자에 캐소우드 단자가 연결되어 있는 제너다이오드(65B)와, 일측단자가 접지되어 있고 제너다이오드(65B)의 애노드 단자에 타측단자가 연결되어 있는 저항(66B)으로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.3. The third transmission / reception circuit 60B of the third transmission / reception section 3 includes: a NAND gate 61B having an input terminal connected to a reset terminal R of the third time division controller 20B; A resistor 62B having one terminal connected to the gate 61B, a capacitor 63B having one terminal grounded, and the other terminal of the capacitor 63B connected to the other terminal of the resistor 62B connected to the anode terminal. The zener diode 64B, the zener diode 65B having the cathode terminal connected to the other terminal of the capacitor 63B, and the one end terminal are grounded, and the other terminal is connected to the anode terminal of the zener diode 65B. Digital signal multiple transmission and reception circuit, characterized in that consisting of a resistor (66B). 제2항에 있어서, 제4송수신부(4)의 제4송수신회로(60C)는 전원단자(VCC)에 일측단자가 연결되어 있는 저항(61C)과, 저항(61C)의 타측단자와 제4시분할제어부(20C)의 리셋단자(R)에 콜렉터 단자가 연결되어 있고 에미터 단자가 접지되어 있는 트랜지스터(62C)와, 트랜지스터(62C)의 베이스 단자에 일측단자가 연결되어 있는 저항(63C)과, 일측단자가 접지되어 있는 커패시터(64C)와, 커패시터(64C)의 타측단자와 저항(63C)의 타측단자가 연결되어 애노드단자에 연결되어 있는 제너다이오드(65C)와, 커패시터(64C)의 타측단자에 캐소우드 단자가 연결되어 있는 제너다이오드(66C)와, 일측단자가 접지되어 있고 제너다이오드(66C)의 애노드 단자에 타측단자가 연결되어 있는 저항(67C)으로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The fourth transmission / reception circuit 60C of the fourth transmission / reception unit 4 includes a resistor 61C having one terminal connected to a power supply terminal VCC, the other terminal of the resistor 61C, and the fourth terminal. A transistor 62C having a collector terminal connected to the reset terminal R of the time division controller 20C and an emitter terminal grounded, and a resistor 63C having one terminal connected to the base terminal of the transistor 62C; The capacitor 64C having one terminal grounded, the other terminal of the capacitor 64C and the other terminal of the resistor 63C connected to the anode terminal 65C connected to the anode terminal, and the other side of the capacitor 64C A digital signal comprising a zener diode 66C having a cathode terminal connected to the terminal and a resistor 67C having one terminal grounded and the other terminal connected to the anode terminal of the zener diode 66C. Multiple transceiver circuits. 제2항에 있어서, 제4송수신부(4)의 발진수신부(70C)는 일측단자가 제2송수신회로(50C)와 연결되어 있는 저항(74C)과, 저항(74C)의 타측단자가 베이스 단자와 연결되어 있고 에미터 단자가 접지되어 있는 트랜지스터(72C)와, 일측단자가 전원(VCC)에 연결되어 있느 저항(73C)과, 저항(73C)의 타측단자에 입력단자가 연결되어있는 인버터(71C)로 이루어져 있는 것을 특징으로 한 디지탈 신호 다중 송수신회로.The oscillation receiver 70C of the fourth transmitter / receiver 4 includes a resistor 74C having one terminal connected to the second transmitter / receiver circuit 50C, and the other terminal of the resistor 74C being the base terminal. Inverter connected to the transistor 72C having an emitter terminal grounded, a resistor 73C having one terminal connected to a power supply VCC, and an inverter having an input terminal connected to the other terminal of the resistor 73C. 71C) digital signal multiplexing transmission circuit, characterized in that consisting of. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR91025198A 1991-12-30 1991-12-30 Signal mutiplexing circuit KR970009298B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR91025198A KR970009298B1 (en) 1991-12-30 1991-12-30 Signal mutiplexing circuit
GB9219995A GB2262933A (en) 1991-12-30 1992-09-22 Tape cassette cover lock
CN92236656U CN2141114Y (en) 1991-12-30 1992-10-19 Cassette with improved front cover locker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR91025198A KR970009298B1 (en) 1991-12-30 1991-12-30 Signal mutiplexing circuit

Publications (2)

Publication Number Publication Date
KR930015414A true KR930015414A (en) 1993-07-24
KR970009298B1 KR970009298B1 (en) 1997-06-10

Family

ID=19326713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR91025198A KR970009298B1 (en) 1991-12-30 1991-12-30 Signal mutiplexing circuit

Country Status (3)

Country Link
KR (1) KR970009298B1 (en)
CN (1) CN2141114Y (en)
GB (1) GB2262933A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456383C (en) * 2004-04-05 2009-01-28 索尼株式会社 Disk cartridge

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052479A3 (en) * 1980-11-17 1983-01-19 Matsushita Electric Industrial Co., Ltd. Tape cassette
US4466583A (en) * 1982-08-12 1984-08-21 T/B & H Home Video Cassette door latch
DE3676830D1 (en) * 1985-01-14 1991-02-21 Fuji Photo Film Co Ltd CASSETTE TO CONTAIN ELECTRICITY-GUIDING FILMS.
US4791504A (en) * 1986-09-11 1988-12-13 Sony Corporation Tape cassette with lid lock and tape characteristic indicating member
JPH0521733Y2 (en) * 1987-02-10 1993-06-03

Also Published As

Publication number Publication date
GB9219995D0 (en) 1992-11-04
KR970009298B1 (en) 1997-06-10
GB2262933A (en) 1993-07-07
CN2141114Y (en) 1993-08-25

Similar Documents

Publication Publication Date Title
KR910008623A (en) Distributed remote control system of electronic devices connected to common signal transmission path
CA1314935C (en) Optical communications network
KR880013337A (en) Multiple transmission method
US5257288A (en) Data transmission system
US4814741A (en) Digital remote control device
KR930015414A (en) Digital Signal Transceiver
JPH08111674A (en) Insulated type interface circuit in half duplex serial transmission line
US7123842B2 (en) Ultrasonic and infrared transmitter with tunable carrier frequency
GB1486010A (en) Multiplex transmission system
JPS5929977B2 (en) transmission device
KR200157638Y1 (en) Frequency converting circuit of two- line videophone
GB1586153A (en) Data transmission
JP2502068Y2 (en) Remote control device
SU566369A1 (en) Coded information transmission system
SU1469564A1 (en) Receiver / transmitter
KR960002840B1 (en) Ic code table of remote controller
KR860001343B1 (en) Electronic band selector with muting function
JPH0259516B2 (en)
SU801296A1 (en) Discrete information transmitting device
SU1658410A1 (en) Device for digital signal transmission and reception
KR950024608A (en) Remote control signal transmission and reception confirmation circuit
JP2636717B2 (en) Infrared communication circuit
SU1570015A1 (en) Device for transmission and reception of digital signals
SU1480136A1 (en) Radiorelay communication device
SU1262736A1 (en) Device for duplex transmission and reception of information

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000610

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee