Claims (4)
컴퓨터와 작동에 필요한 다수의 단자를 가진 스마트 카드간의 데이타 통신을 위한 인터페이스 장치에 있어서, 컴퓨터와 상기 스마트 카드(10)간의 데이타 통신 동안 상기 스마트 카드를 작동상태로 유지시켜 주는 제어신호를 상기 각각의 단자로 제공하는 래치회로(20)와, 상기 스마트 카드의 데이타 입출력단자(I/O)에 연결되어 데이타의 입력 및 출력의 전송 방향을 설정해 주는 3상태 버퍼(30)와, 컴퓨터의 I/O 요청 신호와 마스터 카드선택 n비트 어드레스 신호, 기록 및 판독제어 신호를 조합하여 상기 래치회로(20)와 상기 3상태 버퍼(30)를 각기 작동상태로 만들어 주는 신호를 생성하는 제어논리 수단(50)을 포함하는 컴퓨터와 스마트 카드간의 데이타 인티폐이스 장치.An interface device for data communication between a computer and a smart card having a plurality of terminals necessary for operation, the interface device comprising: a control signal for maintaining the smart card in an operational state during data communication between the computer and the smart card 10; A latch circuit 20 provided as a terminal, a tri-state buffer 30 connected to a data input / output terminal (I / O) of the smart card to set a transfer direction of data input and output, and a computer I / O. Control logic means (50) for generating a signal for bringing the latch circuit (20) and the three-state buffer (30) into an operational state by combining a request signal and a master card selection n-bit address signal and a write and read control signal; Data integration device between the computer and the smart card comprising a.
제1항에 있어서, 상기 스마트카드(10)에 필요한 클럭을 제공해 주기 위해 발진회로(40)와 스위치 수단(15)을 더 포함하며, 상기 스위치 수단(15)은 상기 래치회로로부터 제공된 스위치 제어신호에 의해 상기 발진회로로부터 발생된 클럭을 상기 마스터 카드로 전달해 주는 데이타 인터페이스 장치.2. The apparatus of claim 1, further comprising an oscillation circuit (40) and a switch means (15) for providing a clock required for the smart card (10), wherein the switch means (15) is a switch control signal provided from the latch circuit. A data interface device for transmitting a clock generated from the oscillation circuit to the master card.
제1항에 있어서, 상기 래치회로로부터 스마트 카드로 제공되는 제어신호와 상기 스위치 제어신호는 컴퓨터로부터 제공된 데이타 신호에 각기 대응하는 데이타 인터페이스 장치.The data interface device according to claim 1, wherein the control signal and the switch control signal provided from the latch circuit to the smart card respectively correspond to data signals provided from a computer.
제1항에 있어서, 상기 제어논리 수단(50)은 상기 컴퓨터로부티 제공되는 n비트 어드레스신호를 변환시키는 디코우더(22)와 상기 디코우더 출력신호와 IOREQ, IOW, IOR 신호를 조합하는 다수의 AND게이트(AND1내지 AND4)를 포함하는 데이타 인터페이스 장치.2. The control logic unit of claim 1, wherein the control logic means 50 combines a decoder 22 for converting an n-bit address signal provided to the computer and the decoder output signal and the IOREQ, IOW, and IOR signals. A data interface device comprising a plurality of AND gates (AND 1 to AND 4 ).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.