KR930011724B1 - Constant voltage circuit - Google Patents
Constant voltage circuit Download PDFInfo
- Publication number
- KR930011724B1 KR930011724B1 KR1019900017734A KR900017734A KR930011724B1 KR 930011724 B1 KR930011724 B1 KR 930011724B1 KR 1019900017734 A KR1019900017734 A KR 1019900017734A KR 900017734 A KR900017734 A KR 900017734A KR 930011724 B1 KR930011724 B1 KR 930011724B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- node
- resistor
- collector
- emitter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 발명에 따른 정전압회로의 기본회로구성을 나타낸 회로도.1 is a circuit diagram showing a basic circuit configuration of a constant voltage circuit according to the present invention.
제2도~제6도는 각각 본 발명의 다른 실시예에 따른 구성을 나타낸 회로도.2 to 6 are each a circuit diagram showing a configuration according to another embodiment of the present invention.
제7도는 실제의 수치를 설정한 종래의 회로도.7 is a conventional circuit diagram in which actual numerical values are set.
제8도는 제7도의 도시된 회로의 특성도.8 is a characteristic diagram of the circuit shown in FIG.
제9도는 실제의 수치를 설정한 본 발명의 1실시예의 회로도.9 is a circuit diagram of one embodiment of the present invention in which actual numerical values are set.
제10도는 제9도에 도시된 회로의 특성도.10 is a characteristic diagram of the circuit shown in FIG.
제11도는 종래의 회로도.11 is a conventional circuit diagram.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 제어회로 11 : 저항(제1저항소자)10: control circuit 11: resistance (first resistance element)
12 : 저항(제3저항소자) 13 : 저항(제2저항소자)12: resistance (third resistance element) 13: resistance (second resistance element)
14 : npn 형트랜지스터(제1트랜지스터)14: npn type transistor (first transistor)
16 : npn 형트랜지스터(제2트랜지스터)16: npn type transistor (second transistor)
17 : npn 형트랜지스터(제3트랜지스터)17: npn type transistor (third transistor)
18, 21, 23, 26, 31 : 정전류원 19 : 입력노오드18, 21, 23, 26, 31: constant current source 19: input node
20 : 출력노오드20: output node
22, 25, 32, 33, 34 : npn 형트랜지스터22, 25, 32, 33, 34: npn type transistor
24, 28 : npn 형트랜지스터 27, 35, 36 : 저항24, 28: npn type transistor 27, 35, 36: resistance
[산업상의 이용분야][Industrial use]
본 발명은 트랜지서터의 베이스·에미터간 전압을 이용하여 일정한 기준전압을 발생시키는 정전압회로(定電壓回路)에 관한 것이다.The present invention relates to a constant voltage circuit for generating a constant reference voltage using the base-emitter voltage of a transistor.
[종래의 기술 및 그 문제점][Traditional Technology and Problems]
온도계수를 0 또는 임의의 값으로 설정할 수 있는 정전압회로로서 종래에는 일본국 특허공고 소화 53-18694호의 공보에 기재되어 있는 것이 잘 알려져 있다. 이 정전압회로는 제11도에 나타낸 바와 같이 정전류원(41)과 3개의 저항(42, 43, 44) 및 3개의 npn형 트랜지스터(45,46,47)로 구성되어 있다. 그리고 트랜지스터(45,46)에서 전류밀도가 다르게 하기 위해, 예컨대 트랜지스터(46)의 에미터면적이 트랜지스터(45)의 에미터면적의 N배로 되도록 설정되어 있다. 또, 노오드(48)에는 정극성(正極性)의 입력전압(VIX)이, 노오드(49)에는 접지전압(GND)이 각각 공급되고, 출력전압(VOUT)는 출력노오드(50)로부터 얻어지도록 되어 있다.As a constant voltage circuit capable of setting the temperature coefficient to zero or an arbitrary value, it is well known that it is conventionally described in Japanese Patent Laid-Open No. 53-18694. This constant voltage circuit is composed of a constant current source 41, three resistors 42, 43, 44 and three npn type transistors 45, 46, 47 as shown in FIG. In order to make the current density different in the transistors 45 and 46, for example, the emitter area of the transistor 46 is set to be N times the emitter area of the transistor 45. The anode 48 is supplied with a positive input voltage V IX , the node 49 is supplied with a ground voltage GND, and the output voltage V OUT is an output node (V OUT ). 50).
상기한 종래의 회로에 있어서, 트랜지스터(45,46,47)의 베이스·에미터간 전압을 VBE1, VBE2, VBE3, 저항(42,43,44)의 값을 R1, R2, R3, 저항(42,43)에 흐르는 전류를 I1, I2, 트랜지스터(47)의 콜렉터전류를 I3로 하면, 트렌지스터(45)의 베이스·에미터간 전압(VBE1)은 다음 식으로 주어진다.In the conventional circuit described above, the base-emitter voltage of the transistors 45, 46, 47 is set to V BE1 , V BE2 , V BE3 , and the values of the resistors 42, 43, 44 are R 1 , R 2 , and R. When the current flowing through the resistors 42 and 43 is I 1 , I 2 , and the collector current of the transistor 47 is I 3 , the base-emitter voltage V BE1 of the transistor 45 is given by the following equation. .
또, 출력노오드(50)에 얻어지는 전압(VOUT)은 다음 식으로 주어진다.In addition, the voltage V OUT obtained at the output node 50 is given by the following equation.
한편, 상기 각 트랜지스터(45, 46, 47)의 베이스·에미터간 전압(VBE1, VBE2, VBE3)은 각각 다음과 같이 표현된다.On the other hand, the base-emitter voltages V BE1 , V BE2 , and V BE3 of the transistors 45, 46, 47 are expressed as follows.
여기서 VBE1=VBE3라고 가정하면, 상기 (2)식으로부터 다음 식이 얻어진다.Assuming that V BE1 = V BE3 , the following equation is obtained from the above equation (2).
또한, 상기 (1)(3)(4)식으로부터 다음 식이 얻어진다.Moreover, following Formula is obtained from said Formula (1) (3) (4).
더욱이, 상기 (7)식에 (6)식의 관계를 대입하여 한데 묶으면 다음 식이 얻어진다.Furthermore, when the relationship of formula (6) is substituted into the above formula (7) and bundled together, the following formula is obtained.
그리고 상기 (8)식을 상기 (2)식에 대입하면 다음 식이 얻어진다.Substituting the above formula (8) into the above formula (2) yields the following formula.
상기 (9)식은 소위 밴드 갭 전압원의 기본식으로서 잘 알려져 있다. 이 (9)식 중의 값 VT는 kT/q(단, k는 볼쯔만 정수, T는 절대온도, q는 전자의 전하)로 주어져서 정(+)의 온도계수를 갖는데 반해, 트랜지스터의 베이스·에미터간 전압(VBE3)은 부(-)의 온도계수를 갖고 있기 때문에, 저항(43, 44)의 값 R2와 R3를 조정함으로써, 출력전압(VOUT)의 온도계수를 0 또는 임의의 값으로 설정할 수 있다.Equation (9) is well known as a basic formula of the so-called band gap voltage source. The value V T in this formula (9) is given by kT / q (where k is Boltzmann's constant, T is absolute temperature, q is charge of electrons) and has positive (+) temperature coefficient. Since the inter-emitter voltage V BE3 has a negative temperature coefficient, the temperature coefficient of the output voltage V OUT is set to 0 or arbitrary by adjusting the values R 2 and R 3 of the resistors 43 and 44. Can be set to the value of.
그렇지만, 상기한 종래회로에서는 회로에 흐르는 전류, 특히 정전류원의 값의 변동에 기초하는 트랜지스터(47)의 콜렉터전류의 변동을 고려하지 않음으로써, 그 변동에 의해 출력전압이 크게 변동한다는 문제가 있다.However, in the above-described conventional circuit, there is a problem that the output voltage fluctuates greatly due to the variation by not considering the variation of the collector current of the transistor 47 based on the variation of the current flowing through the circuit, especially the value of the constant current source. .
이와 같이 종래에는 전류변동을 고려하지 않음으로써 그 전류의 변동이 그대로 출력전압에 영향을 미치게 된다는 문제가 있다.As described above, there is a problem that the variation of the current does not directly affect the output voltage by not considering the current variation.
[발명의 목적][Purpose of invention]
본 발명은 상기한 사정을 고려하여 이루어진 것으로서, 전류의 변동에 대해 안정한 정전압회로를 제공하고자 함에 그 목적이 있다.The present invention has been made in view of the above circumstances, and an object thereof is to provide a constant voltage circuit that is stable against a change in current.
[발명의 구성][Configuration of Invention]
본 발명의 정전압회로는, 입력단 및 출력단을 갖추고서 입력단에 흐르는 전류에 따라 출력이 제어되는 제어회로와, 일단이 상기 제어회로의 출력단에 접속된 제1저항소자, 일단이 상기 제1저항소자의 타단에 접속된 제2저항소자, 베이스가 상기 제1저항소자의 타단에 접속되고 콜렉터가 상기 제2저항소자의 타단에 접속되며 에미터가 제1노오드에 접속된 제1극성의 제1트랜지스터, 일단이 상기 제어회로의 출력단에 접속된 제3저항소자, 콜렉터가 상기 제3저항소자의 타단에 접속되고 베이스가 상기 제2저항소자의 타단에 접속되며 에미터가 상기 제1노오드에 접속된 제1극성의 제2트랜지스터, 콜렉터가 상기 제어회로의 입력단에 접속되고 베이스가 상기 제3저항소자의 타단에 접속되며 에미터가 상기 제1노오드에 접속된 제1극성의 제3트랜지스터를 구비하고, 상기 제1트랜지스터 및 제2트랜지스터에 흐르는 전류의 전류밀도를 달리하도록 구성한 것을 특징으로 한다.The constant voltage circuit of the present invention includes a control circuit having an input terminal and an output terminal, the output of which is controlled according to a current flowing through the input terminal, a first resistor element connected to an output terminal of the control circuit, and one end of the first resistor element. A second polarity first transistor connected to the other end, a base connected to the other end of the first resistance element, a collector connected to the other end of the second resistance element, and an emitter connected to the first node; A third resistor element, one end of which is connected to the output terminal of the control circuit, a collector of which is connected to the other end of the third resistance element, a base of which is connected to the other end of the second resistance element, and an emitter connected to the first node The first transistor of the first polarity having the first polarity of the first transistor connected to the input of the control circuit, the base of which is connected to the other end of the third resistance element, and the emitter of which is connected to the first node. phrase And further characterized in that is configured to varying the current density of the current flowing in the first and second transistors.
더욱이, 본 발명의 정전압회로는, 입력단과 제1출력단 및 제2출력단을 갖추고서 입력단에 흐르는 전류에 따라 제1 및 제2출력이 제어되는 제어회로와, 상기 제어회로의 제1출력단에 일단이 접속된 제1저항소자, 상기 제1저항소자의 타단에 일단이 접속된 제2저항소자, 상기 제1저항소자의 타단에 베이스가 접속되고 상기 제2저항소자의 타단에 콜렉터가 접속되며 제1노오드에 에미터가 접속된 제1극성의 제1트랜지스터, 상기 제어회로의 제2출력단에 일단이 접속된 제3저항소자, 상기 제3저항소자의 타단에 콜렉터가 접속되고 상기 제2저항소자의 타단에 베이스가 접속되며 상기 제1노오드에 에미터가 접속된 제1극성의 제2트랜지스터, 상기 제어회로의 입력단에 콜렉터가 접속되고 상기 제2저항서자의 타난에 베이스가 접속되며 상기 제1노오드에 에미터가 접속된 제1극성의 제3트랜지스터를 구비하고, 상기 제1트랜지스터 및 제2트랜지스터에 흐르는 전류의 전류밀도를 달리하도록 구성한 것을 특징으로 한다.Furthermore, the constant voltage circuit of the present invention includes an input terminal, a first output terminal, and a second output terminal, the control circuit of which first and second outputs are controlled in accordance with a current flowing through the input terminal, and one end of the first output terminal of the control circuit. A first resistance element connected, a second resistance element having one end connected to the other end of the first resistance element, a base connected to the other end of the first resistance element, and a collector connected to the other end of the second resistance element; A first polarity having a first polarity having an emitter connected to a node, a third resistance element having one end connected to a second output terminal of the control circuit, and a collector connected to the other end of the third resistance element and having the second resistance element A second transistor of a first polarity having a base connected to the other end of the first node and an emitter connected to the first node, a collector connected to an input terminal of the control circuit, and a base connected to the other column of the second resistor 1 node emitter And a third transistor connected with the first polarity, and configured to vary the current density of the current flowing through the first transistor and the second transistor.
[작용][Action]
본 발명에 따른 정전압회로에서는, 제2저항소자를 제1트랜지스터의 베이스·콜렉터간에 또한 제1저항소자의 타단과 제2트랜지스터의 베이스간에 삽입함으로써, 밴드 갭 전압원의 기본식중에 제3트랜지스터의 베이스·에미터간 전압이 들어가지 않도록 할 수 있다. 이에 따라, 제3트랜지스터에 흐르는 전류변동에 기초하는 베이스·에미터간 전압의 변동이 출력전압에 나타나지 않으므로 출력전압을 안정시킬 수 있게 된다.In the constant voltage circuit according to the present invention, the base of the third transistor is included in the basic formula of the band gap voltage source by inserting the second resistor element between the base and collector of the first transistor and between the other end of the first resistor and the base of the second transistor. Can prevent voltage between emitters. As a result, variations in the base-emitter voltage based on the current variation flowing in the third transistor do not appear in the output voltage, thereby making it possible to stabilize the output voltage.
[실시예]EXAMPLE
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
제1도는 본 발명에 따른 정전압회로의 기본회로구성을 나타낸 회로도이다.1 is a circuit diagram showing the basic circuit configuration of a constant voltage circuit according to the present invention.
도면에 있어서, 참조부호 10은 입력전압(VIN)이 공급되고 입력단(IN)과 출력단(OUT)을 갖추고서 입력단(IN)에 흐르는 전류에 따른 값의 전류 또는 전압을 출력단(OUT)으로부터 출력하는 제어회로이다. 즉, 이 제어회로(10)에서는 입력전류의 값에 따라 출력이 제어되도록 되어 있다. 이 제어회로(10)의 출력단(OUT)에는 저항(11)의 일단 및 저항(12)의 일단이 각각 접속되어 있다. 상기 저항(11)의 타단에는 저항(13)의 일단 및 npn형 트랜지스터(14)의 베이스가 접속되어 있다. 또, 상기 저항(13)의 타단은 상기 트랜지스터(14)의 콜렉터에 접속되어 있다. 더욱이 상기 트랜지스터(14)의 에미터는 접지전위(GND)가 공급되는 노오드(15)에 접속되어 있다. 상기 저항(12)의 타단은 npn형 트랜지스터(16)의 콜렉터에 접속되어 있다. 이 트랜지스터(16)의 베이스는 상기 저항(13)의 타단에 접속되고, 에미터는 상기 노오드(15)에 접속되어 있다. 더욱이, 상기 제어회로(10)의 입력단(IN)에는 npn형 트랜지스터(17)의 콜렉터가 접속되어 있다. 이 트랜지스터(17)의 베이스는 상기 저항(12)의 타단에 접속되고, 에미터는 상기 노오드(15)에 접속되어 있다. 그리고, 출력전압(VOUT)은 상기 제어회로(10)의 출력단(OUT)이 접속된 출력노오드(20)에서 얻어지도록 되어 있다. 또, 상기 양 트랜지스터(14,16)의 전류밀도를 달리하기 위해 상기 양 트랜지스터(14,16)의 에미터면적을 달리하던가 저항(11,12)의 값을 달리하던가 어느 한쪽 혹은 양쪽의 수단이 채택되고 있다.In the drawing, reference numeral 10 denotes an input voltage V IN and has an input terminal IN and an output terminal OUT, and outputs a current or voltage having a value according to the current flowing in the input terminal IN from the output terminal OUT. Is a control circuit. That is, in this control circuit 10, the output is controlled according to the value of the input current. One end of the resistor 11 and one end of the resistor 12 are respectively connected to the output terminal OUT of the control circuit 10. One end of the resistor 13 and the base of the npn type transistor 14 are connected to the other end of the resistor 11. The other end of the resistor 13 is connected to the collector of the transistor 14. Moreover, the emitter of the transistor 14 is connected to the node 15 to which the ground potential GND is supplied. The other end of the resistor 12 is connected to the collector of the npn type transistor 16. The base of the transistor 16 is connected to the other end of the resistor 13 and the emitter is connected to the node 15. Further, the collector of the npn type transistor 17 is connected to the input terminal IN of the control circuit 10. The base of the transistor 17 is connected to the other end of the resistor 12 and the emitter is connected to the node 15. The output voltage V OUT is obtained from the output node 20 to which the output terminal OUT of the control circuit 10 is connected. In order to change the current density of the transistors 14 and 16, either the emitter area of the transistors 14 and 16 or the values of the resistors 11 and 12 are different. It is adopted.
즉, 본 발명의 정전압회로는, 종래에는 트랜지스터(16)의 에미터측에 삽입되어 있던 저항(13)을 트랜지스터(14)의 콜렉터측에 삽입한 것이다.That is, in the constant voltage circuit of the present invention, the resistor 13, which has conventionally been inserted at the emitter side of the transistor 16, is inserted at the collector side of the transistor 14.
다음에는 본 발명의 여러가지 실시예에 대해 설명한다.Next, various embodiments of the present invention will be described.
제2도는 본 발명의 제1실시예에 따른 구성을 나타낸 회로도이다. 이 실시예회로는 상기 제어회로(10)로서 상기 입력단(IN)과 출력단(OUT)이 공통으로 된 정전류원(18)을 이용하도록 한 것으로, 여타 구성은 제1도의 것과 동일하다. 즉, 이 실시예회로에 있어서, 상기 제어회로(10)로서 사용되는 정전류원(18)의 일단은 정극성의 입력전압(VIN)이 공급되는 입력노오드(19)에 접속되어 있고, 타단은 출력전압(VOUT)을 얻기 위한 출력노오드(20)에 접속되어 있다. 더욱이, 이 실시예회로에서는 트랜지스터(14,16)에 흐르는 전류의 전류밀도를 달리하기 위해 트랜지스터(16)의 에미터면적을 트랜지스터(14)의 에미터면적의 N배로 설정하고 있다.2 is a circuit diagram showing a configuration according to the first embodiment of the present invention. This embodiment circuit uses the constant current source 18 in which the input terminal IN and the output terminal OUT are common as the control circuit 10. The other configuration is the same as that of FIG. That is, in this embodiment circuit, one end of the constant current source 18 used as the control circuit 10 is connected to the input node 19 to which the positive input voltage V IN is supplied, and the other end is It is connected to the output node 20 for obtaining the output voltage V OUT . Further, in this embodiment circuit, the emitter area of the transistor 16 is set to N times the emitter area of the transistor 14 in order to vary the current density of the current flowing through the transistors 14 and 16.
이 실시예회로에 있어서 상기 제어회로(10)로서 사용되는 정전류원(18)에서는, 입력전류인 트랜지스터(17)의 콜렉터전류값이 변화하면 출력전류인 저항(11,12)에 흐르는 전류의 합의 값도 변화한다.In the constant current source 18 used as the control circuit 10 in this embodiment circuit, when the collector current value of the transistor 17 as the input current changes, the sum of the current flowing through the resistors 11 and 12 as the output current is changed. The value also changes.
이 실시예회로에 있어서, 종래와 마찬가지로 트랜지스터(14,16,17)의 베이스·에미터간 전압을 VBE1, VBE2, VBE3, 저항(11,12,13)의 값을 R1, R2, R3, 저항(11,12)에 흐르는 전류를 I1, I2, 트랜지스터(17)의 콜렉터전류를 I3으로 하면, 트랜지스터(14)의 베이스·에미터간 전압(VBE1)은 다음 식으로 주어진다. 즉,In this example circuit, as in the prior art, the base-emitter voltage of the transistors 14, 16 and 17 is set to V BE1 , V BE2 , V BE3 , and the values of the resistors 11, 12 and 13 are R 1 and R 2. , R 3 , the current flowing through the resistors 11 and 12 is I 1 , I 2 , and the collector current of the transistor 17 is I 3. The base-emitter voltage V BE1 of the transistor 14 is represented by the following equation. Given by In other words,
또, 출력노오드(20)에서 얻어지는 전압(VOUT)은 다음 식으로 주어진다.In addition, the voltage V OUT obtained at the output node 20 is given by the following equation.
이 경우, 상기 각 트랜지스터(14,16,17)의 베이스·에미터간 전압은 상기 (3)(4)(5)식과 동일하게 표현된다.In this case, the base-emitter voltage of each of the transistors 14, 16, and 17 is expressed in the same manner as in the above formulas (3) (4) (5).
여기에서, 종래와 마찬가지로 VBE1=VBE3라고 가정하면, 상기 (11)식으로부터 다음 식이 얻어진다.Here, assuming that V BE1 = V BE3 as in the prior art, the following equation is obtained from the above equation (11).
또한 상기 (10)식 및 상기 (4)(5)식으로부터 다음 식이 어덩진다.In addition, the following formula is gathered from said Formula (10) and said Formula (4) (5).
더욱이, 상기 (13)식에 (12)식의 관계를 대이하여 한데 묶으면 다음 식이 얻어진다ㅏ.Furthermore, when the relationship of the expression (12) is tied to the above expression (13), the following equation is obtained.
그리고, 상기 (14)식을 상기(11)식에 대입하면 다음 식이 얻어진다.Then, by substituting the above formula (14) into the above formula (11), the following formula is obtained.
여기에서 상기 (15)식과 종래회로의 (9)식을 비교하면, R2/R3가 P1/P3로 바뀌고, 더욱이 VBE3가 VBE1으로 바뀔 뿐, 우변의 제1항째의 값은 정(+)의 온도계수를 가지며 제2항째는 부(-)의 온도계수를 갖는다. 따라서, 이 실시예회로의 경우에도 저항치 R1과 R3를 조정함으로써 종래회로와 마찬가지로 온도계수를 0 또는 임의의 값으로 설정할 수 있게 된다.Comparing Expression (15) with Expression (9) of the conventional circuit, R 2 / R 3 is changed to P 1 / P 3 , and V BE3 is also changed to V BE1, and the value of the first term on the right side is It has a positive temperature coefficient and the second term has a negative temperature coefficient. Therefore, in the case of this embodiment circuit, by adjusting the resistance values R 1 and R 3 , the temperature coefficient can be set to 0 or any value as in the conventional circuit.
다음에는 상기 실시예회로에 있어서 출력노오드(20)에 부하회로를 접속시킨 경우에 부하전류가 변동하여 트랜지스터(17)의 콜렉터전류가 변동한 때의 일을 생각해 보자. 부하전류의 변동은 트랜지스터(17)의 콜렉터전류의 변동으로 나타난다. 이 때문에, 노오드(20)에 얻어지는 전압(VOUT)을 전류(I3)로 편미분(偏黴分)하여 한데 묶으면 다음 식이 얻어진다.Next, consider the case where the load current changes when the load current is connected to the output node 20 in the above-described circuit, and the collector current of the transistor 17 varies. The change in the load current is represented by the change in the collector current of the transistor 17. For this reason, when voltage V OUT obtained to the node 20 is divided into parts by the electric current I 3 , it is grouped together and the following formula is obtained.
한편, 상기와 동일한 계산을 종래회로에 대해 마찬가지로 실시하면 다음 식이 얻어진다.On the other hand, if the same calculation as above is performed with respect to the conventional circuit, the following equation is obtained.
여기에서, ∂VOUT/∂I3의 값이 작을수록 VOUT의 값이 안정해지기 때문에, 상기 (16)(17)식의 각 우변의 분모값은 가능한 한 큰쪽이 좋다. 여기서 양 식의 분모에 있어서 다른 부분끼리를 비교하여 그 대소관계를 조사하면, (16)(17)식의 각 우변의 분모의 값의 대소관계를 알 수 있다. 즉, (16)식에서의 {1-1n N(I1/I2)}와 (17)식에서의 [1/{1+ln N(11/12}]의 대소관계를 조사하면 좋다. 여기에서 [1/{1+ln N(11/12)}]로부터 [1-{1n N(I1/I2)}를 빼면 다음 식이 얻어진다.Here, the smaller the value of ∂V OUT / ∂I 3 is, the more stable the value of V OUT is. Therefore, the larger the denominator value of each right side of the above expressions (16) and (17) should be. Here, by comparing the different parts in the denominators of the equations and examining the magnitude relationship, the magnitude relationship of the values of the denominators on the right side of the equations (16) and (17) can be seen. That is, 16 may be irradiated to the magnitude relation of {1-1n N (I 1 / I 2)} and [1 / {1 + ln N (1 1/1 2}] in the equation 17 in the equation. here, except the [1 / {1 + ln N (1 1/1 2)}] [1- {1n N (I 1 / I 2)} from the following equations are obtained.
그런데, 상기 (7)식 또는 (13)식이 성립하는 조건으로부터 N(I1/I2)＞1이 아니면 않되기 때문에, 1n N(I1/I2)＞0으로 되어 상기 (18)식은 반드시 정(+)의 값으로 된다. 따라서, {1-1n N(I1/I2}＜[1/{1+1n N(I1/I2)}]이므로, (16)식에서의 ∂VOUT/∂I3의 값은 (17)식에서의 ∂VOUT/∂I3의 값보다도 작아지게 된다. 즉, 이 실시예 회로에서는 부하전류가 변동해도 종래회로에 비해 출력전압을 보다 안정하게 유지할 수 있게 된다.However, since N (I 1 / I 2 )> 1 must be 1 from the conditions (7) or (13) above, 1n N (I 1 / I 2 )> 0. It must be a positive value. Therefore, since {1-1n N (I 1 / I 2 ) <[1 / {1 + 1n N (I 1 / I 2 )}], the value of ∂V OUT / ∂I 3 in Eq. It becomes smaller than the value of ∂V OUT / ∂I 3 in Equation 17. That is, in this circuit, the output voltage can be more stably maintained than the conventional circuit even if the load current fluctuates.
제3도 내지 제5도는 각각 본 발명의 제2 내지 제4실시예에 따른 구성을 나타낸 회로도로서, 상기 제어회로(10)로서 여러가지의 구성의 것을 사용하도록 한 것이다.3 to 5 are circuit diagrams showing the structures according to the second to fourth embodiments of the present invention, respectively, in which various configurations are used as the control circuit 10.
제3도에 나타낸 제2실시예회로에서는, 상기 제어회로(10)로서 정전류원(21)과 npn형 트랜지스터(22)로 이루어지는 회로를 사용하도록 한 것이다. 즉, 정정류원(21)의 일단은 입력전압(VIN)의 노오드(19)에 접속되어 있고, 이 정전류원(21)의 타단은 상기 트랜지스터(17)의 콜렉터 및 상기 트랜지스터(22)의 베이스에 공통으로 접속되어 있다. 상기 트랜지스터(22)의 콜렉터는 노오드(19)에 접속되어 있고, 이 트랜지스터(22)의 에미터는 출력전압을 얻는 출력노오드(20)에 접속되어 있다.In the second embodiment of the circuit shown in FIG. 3, a circuit including the constant current source 21 and the npn type transistor 22 is used as the control circuit 10. As shown in FIG. That is, one end of the correction current source 21 is connected to the node 19 of the input voltage V IN , and the other end of the constant current source 21 is connected to the collector of the transistor 17 and the transistor 22. Commonly connected to the base. The collector of the transistor 22 is connected to the node 19, and the emitter of the transistor 22 is connected to the output node 20 for obtaining the output voltage.
제4도에 나타낸 제3실시예회로에서는, 상기 제어회로(10)로서 정전류원(23)과 npn형 트랜지스터(24) 및 npn형 트랜지스터(25)로 이루어진 회로를 사용하도록 한 것이다. 즉, 정정류원(23)의 일단은 입력전압(VIN)의 노오드(19)에 접속되어 있고, 이 정전류원(23)의 타단은 상기 트랜지스터(17)의 콜렉터 및 상기 트랜지스터(25)의 베이스에 공통으로 접속되어 있다. 상기 트랜지스터(24)의 에미터는 노오드(19)에 접속되어 있고, 이 트랜지스터(24)의 콜렉터는 출력노오드(20)에, 베이스는 상기 트랜지스터(25)의 콜렉터에 각각 접속되어 있다.In the third embodiment of the circuit shown in FIG. 4, a circuit including the constant current source 23, the npn transistor 24 and the npn transistor 25 is used as the control circuit 10. As shown in FIG. That is, one end of the correction current source 23 is connected to the node 19 of the input voltage V IN , and the other end of the constant current source 23 is connected to the collector of the transistor 17 and the transistor 25. Commonly connected to the base. The emitter of the transistor 24 is connected to the node 19, the collector of the transistor 24 is connected to the output node 20, and the base is connected to the collector of the transistor 25, respectively.
제5도에 나타낸 제4실시예회로에서는 상기 제어로(10)로서 정정류원(26)과 저항(27) 및 npn형 트랜지스터(28)로 이루어진 회로를 사용하도록 한 것이다. 즉, 정전류원(26)의 일단은 입력전압(VIN)의 노오드(19)에 접속되어 있고, 이 정전류원(26)이 타탄은 출력노오드(20)에 접속되어 있다. 또, 상기 저항(27)의 일단은 출력노오드(20)에 접속되어 있고, 이 저항(27)의 타단은 상기 트랜지스터(17)의 콜렉터 및 상기 트랜지스터(28)의 베이스에 공통으로 접속되어 있다. 또, 상기 트랜지스터(28)의 에미터는 출력노오드(20)에 접속되어 있고, 콜렉터는 접지전위의 노오드(15)에 접속되어 있다.In the circuit of the fourth embodiment shown in FIG. 5, a circuit including the correction current source 26, the resistor 27, and the npn type transistor 28 is used as the control passage 10. As shown in FIG. That is, one end of the constant current source 26 is connected to the node 19 of the input voltage V IN , and the tartan is connected to the output node 20 of the tartan. One end of the resistor 27 is connected to the output node 20, and the other end of the resistor 27 is connected to the collector of the transistor 17 and the base of the transistor 28 in common. . The emitter of the transistor 28 is connected to the output node 20, and the collector is connected to the node 15 of the ground potential.
제6도는 본 발명의 제5실시예에 따른 구성을 나타낸 회로도이다. 상기 제3도 내지 제5도에 나타낸 본 발명의 제2 내지 제4실시예회로에서는 각각 상기 제어회로(10)가 각각 1개의 입력단(IN)과 출력단(OUT)을 갖춘 경우에 대해 설명했지만, 이 실시예회로에서는 제어회로로서 정전류원(31)과 npn형 트랜지스터(32,33,34) 및 2개의 저항(35,36)으로 구성되고 2개이 입력단(IN)과 2개의 출력단(OUT1,OUT2)을 갖춘 것을 사용하도록 한 것이다.6 is a circuit diagram showing a configuration according to a fifth embodiment of the present invention. In the circuits of the second to fourth embodiments of the present invention shown in FIGS. 3 to 5, the control circuit 10 has been described in the case where each has one input terminal IN and one output terminal OUT. In this embodiment circuit, the control circuit includes a constant current source 31, npn transistors 32, 33, 34, and two resistors 35, 36, two of which are input terminals IN and two output terminals OUT1, OUT2. ) Is to use the one with.
상기 정전류원(31)의 일단은 입력전압(VIN)의 노오드(19)에 접속되어 있고, 이 정전류원(31)의 타단은 입력단(IN)으로서 상기 트랜지스터(17)의 콜렉터에 접속되어 있다. 또, 상기 트랜지스터(32)의 콜렉터는 노오드(19)에 접속되어 있고, 베이스는 상기 정전류원(31)의 타단에. 에미터는 출력노오드(20)에 각각 접속 되어 있다. 상기 저항(35)의 일단은 출력노오드(20)에 접속되어 있고, 그 타단은 상기 저항(36)의 일단에 접속되어 있다. 또 상기 저항(36)의 타단은 노오드(15)에 접속되어 있다. 2개의 트랜지스터(33,34)의 각 콜렉터는 전원전위(Vcc)의 노오드(19)에 공통으로 접속되어 있고, 각 베이스는 상기 저항(35,36)의접속점에 공통적으로 접속되어 있으며, 더욱이 각 에이터는 출력단(OUT1,OUT2)으로서 상기 저항(11,12) 각각의 일단에 접속되어 있다.One end of the constant current source 31 is connected to the node 19 of the input voltage V IN , and the other end of the constant current source 31 is connected to the collector of the transistor 17 as the input terminal IN. have. The collector of the transistor 32 is connected to a node 19, and the base is at the other end of the constant current source 31. The emitters are connected to output nodes 20, respectively. One end of the resistor 35 is connected to the output node 20, and the other end thereof is connected to one end of the resistor 36. The other end of the resistor 36 is connected to the node 15. Each collector of the two transistors 33 and 34 is commonly connected to the node 19 of the power supply potential Vcc, and each base is connected to the connection point of the resistors 35 and 36 in common. Each actor is connected to one end of each of the resistors 11 and 12 as output terminals OUT1 and OUT2.
이와 같은 구성으로 된 실시예회로에 있어서도, 입력전류에 따른 값의 전류가 출력단(OUT1,OUT2)으로부터 각각 유출되어 저항(11,12)에 흐르게 된다.Also in the embodiment circuit having such a configuration, the current having a value corresponding to the input current flows out from the output terminals OUT1 and OUT2 respectively and flows to the resistors 11 and 12.
다음에는 상기 각 실시예와 종래회로에서의 출력전압의 안정성에 대해 설명한다. 제8도는 제7도에 나타낸 것과 같은 구성의 종래회로에 있어서 전류원의 값(I)을 변화시킨 때의 출력전압(VOUT)의 변화특성을 SPICE 해석에 의해 얻은 특성도이다. 제7도중에 나타낸 바와 같이 저항(42,43,44)의 값은 각각 22kΩ, 22kΩ, 1.8kΩ으로 설정되어 있고, 또 트랜지스터(45,46)의 에미터 면적비(N)는 4로 설정되어 있다. 마찬가지로, 제10도는 제9도에 나타낸 바와 같은 구성의 회로(상기 제3도의 실시예회로에 상당함)에 있어서 전류원의 값(I)을 변화시킨 때의 출력전압(VOUT)의 변화특성을 SPICE 해석에 의해 얻은 특성도이다. 이 경우에도 제9도중에 나타낸 바와 같이 저항(11,12,13)의 값은 각각 22kΩ, 22kΩ, 1.8kΩ으로 설정되어 있고, 또 트랜지스터(14,16)의 에미터 면적비(N)는 4로 설정되어 있다. 도면으로부터 명확하게 알 수 있는 바와 같이, 전류값을 10㎂로부터 30㎂로 변화시켰을 때, 종래회로에서는 출력전압차가 60.2mV인데 반해, 이 실시예회로에서는 27.4mV였다. 이와 같이 상기 각 실시예회로에서는 종래에 비해 안정한 출력전압을 얻을 수 있게 된다.Next, the stability of the output voltage in each of the above embodiments and the conventional circuit will be described. FIG. 8 is a characteristic diagram obtained by SPICE analysis of the change characteristic of the output voltage V OUT when the value I of the current source is changed in the conventional circuit having the structure shown in FIG. As shown in FIG. 7, the values of the resistors 42, 43, 44 are set to 22 kPa, 22 kK, and 1.8 kK, respectively, and the emitter area ratio N of the transistors 45 and 46 is set to four. Similarly, FIG. 10 shows the change characteristic of the output voltage V OUT when the value I of the current source is changed in the circuit having the structure shown in FIG. 9 (corresponding to the embodiment circuit of FIG. 3). It is a characteristic figure obtained by SPICE analysis. Also in this case, as shown in FIG. 9, the values of the resistors 11, 12, and 13 are set to 22 kΩ, 22 kΩ, and 1.8 kΩ, respectively, and the emitter area ratio N of the transistors 14 and 16 is set to 4. It is. As can be clearly seen from the figure, when the current value was changed from 10 mA to 30 mA, the output voltage difference was 60.2 mV in the conventional circuit, but was 27.4 mV in this example circuit. As described above, in each of the above-described circuits, a stable output voltage can be obtained.
또한, 본 발명은 상기 각 실시예에 한정되는 것이 아니고 여러가지로 변형시킬 수 있음은 물론이다. 예컨대, 상기 실시예회로에서는 제어회로로서 입력단 및 출력단을 갖추고 입력단에 흐르는 전류에 따른 값의 전류를 출력단으로부터 출력하는 경우에 대해 설명했지만, 이는 입력단에 흐르는 전류에 따른 값의 전압을 출력단으로부터 출력하도록 하는 구성의 것도 좋다.In addition, this invention is not limited to each said Example, Of course, it can change in various ways. For example, in the above-described circuit, the case where the output circuit outputs a current value corresponding to the current flowing through the input stage with the input stage and the output stage as a control circuit has been described. It is also good to be configured.
한편, 본 발명의 특허청구의 범위의 각 구성요건에 병기한 참조부호는 본 발명의 이해을 용이하게 하기 위한 것으로서, 본 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.On the other hand, reference numerals written in the configuration requirements of the claims of the present invention to facilitate the understanding of the present invention, not intended to limit the technical scope of the present invention to the embodiments shown in the drawings. .
[발명의 효과][Effects of the Invention]
이상 설명한 바와 같이 본 발명에 의하면, 전류의 변동에 대해 안정한 정전압회로를 제공할 수 있게 된다.As described above, according to the present invention, it is possible to provide a constant voltage circuit that is stable against variations in current.
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284976A JPH03179514A (en) | 1989-11-02 | 1989-11-02 | Constant voltage circuit |
| JP1-284976 | 1989-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010267A KR910010267A (en) | 1991-06-29 |
| KR930011724B1 true KR930011724B1 (en) | 1993-12-18 |
Family
ID=17685520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900017734A KR930011724B1 (en) | 1989-11-02 | 1990-11-02 | Constant voltage circuit |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0426150A3 (en) |
| JP (1) | JPH03179514A (en) |
| KR (1) | KR930011724B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19624676C1 (en) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Circuit arrangement for generation of reference voltage |
| JP4676177B2 (en) * | 2004-08-25 | 2011-04-27 | 三洋電機株式会社 | Band gap type reference voltage generator |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US3893018A (en) * | 1973-12-20 | 1975-07-01 | Motorola Inc | Compensated electronic voltage source |
| US4059793A (en) * | 1976-08-16 | 1977-11-22 | Rca Corporation | Semiconductor circuits for generating reference potentials with predictable temperature coefficients |
| JPS56166518A (en) * | 1980-05-26 | 1981-12-21 | Pioneer Electronic Corp | Power supply circuit |
| JPS5791008A (en) * | 1980-11-26 | 1982-06-07 | Nec Corp | Reference voltage circuit |
| NL8300499A (en) * | 1983-02-10 | 1984-09-03 | Philips Nv | CURRENT STABILIZATION CIRCUIT. |
| DE3321556A1 (en) * | 1983-06-15 | 1984-12-20 | Telefunken electronic GmbH, 7100 Heilbronn | BANDGAP SWITCHING |
| JPS603644A (en) * | 1983-06-22 | 1985-01-10 | Fuji Xerox Co Ltd | Toner composition |
| JPS60129818A (en) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | Reference voltage circuit |
| JPH0614307B2 (en) * | 1984-08-28 | 1994-02-23 | 松下電器産業株式会社 | Voltage stabilization circuit |
| JPS61125622A (en) * | 1984-11-21 | 1986-06-13 | Nec Corp | Constant voltage generating circuit |
| JP2526560B2 (en) * | 1986-11-05 | 1996-08-21 | 日本電気株式会社 | Constant voltage generator |
-
1989
- 1989-11-02 JP JP1284976A patent/JPH03179514A/en active Pending
-
1990
- 1990-10-31 EP EP19900120902 patent/EP0426150A3/en not_active Withdrawn
- 1990-11-02 KR KR1019900017734A patent/KR930011724B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03179514A (en) | 1991-08-05 |
| KR910010267A (en) | 1991-06-29 |
| EP0426150A3 (en) | 1991-10-02 |
| EP0426150A2 (en) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774013A (en) | Dual source for constant and PTAT current | |
| US7166994B2 (en) | Bandgap reference circuits | |
| KR100233761B1 (en) | Band-gap reference circuit | |
| JPH05206755A (en) | Reference voltage generating circuit | |
| KR920005258B1 (en) | Reference voltage circuit | |
| KR930011724B1 (en) | Constant voltage circuit | |
| US4352057A (en) | Constant current source | |
| KR0128251B1 (en) | Constant voltage circuit | |
| JPS60229125A (en) | Voltage output circuit | |
| JPH05119860A (en) | Generator of reference voltage, which is changed with constant thermal drift of power supply voltage and temperature having linear function | |
| US5206581A (en) | Constant voltage circuit | |
| JPH0755621Y2 (en) | Reference voltage generation circuit | |
| JP2729071B2 (en) | Constant current circuit | |
| JPH07104876A (en) | Ic with built-in constant current circuit | |
| JP2599304B2 (en) | Constant current circuit | |
| JP2024036956A (en) | Reference voltage generating circuit | |
| JP2638771B2 (en) | Reference voltage generator | |
| KR920004323Y1 (en) | Stable curret circuit | |
| JPH0477329B2 (en) | ||
| JPH0614302B2 (en) | Transistor circuit | |
| KR900001482B1 (en) | Circuit for constant current | |
| JP2551179B2 (en) | Reference voltage generation circuit | |
| JPS63177214A (en) | Reference voltage generating circuit | |
| JPH0546096Y2 (en) | ||
| KR100190097B1 (en) | Reference circuit using band-gap voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |