KR930011546B1

KR930011546B1 - Method of fabricating for mos memory device

Info

Publication number: KR930011546B1
Application number: KR1019900018181A
Authority: KR
Inventors: 김상균
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1990-11-10
Filing date: 1990-11-10
Publication date: 1993-12-10
Also published as: KR920010913A

Abstract

The stacked capacitor of a high integrated MOS memory element is mfd. by (a) forming a field oxide film (2) and a transistor consisting of a gate oxide film (3), a gate electrode and a source/drain on the substrate (1), (b) forming a first oxide film (9), a first polycrystalline silicon (10) and a second oxide film (11) on the whole surface of the substrate, (c) removing the film (11) and the silicon (10), (d) etching the film (9) to form a buried contact, (e) depositing a second polycrystalline silicon (14), defining the storage node and removing the silicon (14) and the film (11), (f) patterning the silicon (10) to be a storage node pattern, (g) forming a dielectric film (16) on the silicons (10,14), and (h) forming a plate polycrystalline silicon (17) on the film (16).

Description

Stack capacitor manufacturing method of highly integrated MOS memory device

제1도는 종래의 공정단면도.1 is a conventional cross-sectional view of the process.

제2도는 본 발명의 공정단면도.2 is a cross-sectional view of the process of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기판 2 : 필드산화막1 substrate 2 field oxide film

3 : 게이트산화막 4 : 게이트 전극3: gate oxide film 4: gate electrode

5, 7, 9, 11 : 산화막 6, 12, 13, 15, 18 : 감광제5, 7, 9, 11: oxide film 6, 12, 13, 15, 18: photosensitive agent

8 : 측벽 10, 14 : 스토리지노드용 다결정실리콘8: side wall 10, 14: polysilicon for storage node

16 : 유전체 17 : 플레이트용 다결정실리콘16: dielectric 17: polysilicon for plate

본 발명은 고집적 모스 기억소자의 스택 커패시터 제조방법에 관한 것으로, 특히 커패시턴스를 향상시켜 소자의 고집적화를 이루기에 적당하도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a stack capacitor of a highly integrated MOS memory device, and in particular, to improve capacitance and to make the device highly integrated.

종래의 스택 커패시터 제조공정은 제1a도에 도시된 바와 같이 기판(21)에 필드산화막(22)과 게이트산화막(23)을 선정시키고 그위에 도핑된 다결정실리콘(24)과 산화막(25)을 증착시킨다.The conventional stack capacitor manufacturing process selects the field oxide film 22 and the gate oxide film 23 on the substrate 21 and deposits the doped polysilicon 24 and the oxide film 25 thereon, as shown in FIG. 1A. Let's do it.

그리고 제1b도와 같이 감광제(26)를 사용하여 건식 식각으로 다결정실리콘(24)과, 산화막(25)을 선택적으로 식각하여 게이트를 형성한 후 게이트를 마스크로 하여 액티브영역 기판에 저농도 이온주입 공정을 행하여 소오스/드레인(S/D)을 형성하고 감광제(26)를 제거한다.As shown in FIG. 1B, a gate is formed by selectively etching the polysilicon 24 and the oxide film 25 by dry etching using the photosensitive agent 26, and then a low concentration ion implantation process is performed on the active region substrate using the gate as a mask. To form a source / drain (S / D) and remove the photosensitive agent 26.

이어서 제1c도와 같이 전면에 산화막(27)을 증착하고 제1d도와 같이 이방성 식각에 의해 쇼트 채널 방지를 위한 게이트 측벽(28)을 형성한 후, 고농도 이온주입 공정을 실시하여 LDD(Lightly Doped Drain)구조의 소오스/드레인(S/D)을 형성한다.Subsequently, an oxide film 27 is deposited on the entire surface as shown in FIG. 1C, and a gate sidewall 28 for preventing short channel is formed by anisotropic etching as shown in FIG. 1D, and then a high concentration ion implantation process is performed to perform LDD Form a source / drain (S / D) of the structure.

다음에 제1e도와 같이 전면에 산화막(29)을 형성하고 감광제(30)을 사용하여 소오스영역상의 산화막(29)으로 선택적으로 식각하므로서 접촉창을 형성한 후 감광제(30)을 제거한다.Next, as shown in FIG. 1E, the oxide film 29 is formed on the entire surface, and the photoresist 30 is removed after forming a contact window by selectively etching the oxide film 29 on the source region using the photosensitive agent 30.

그리고 제1f도와 같이 전면에 다결정실리콘(31)을 형성하고 제1g도와 같이 감광제(32)를 사용하여 커패시터의 스토리지노드를 정의하고 다결정실리콘(31)의 불필요한 부분을 선택적으로 제거한 후 감광제(32)를 제거한다.Then, the polysilicon 31 is formed on the front surface as shown in FIG. 1f, the storage node of the capacitor is defined using the photosensitive agent 32 as shown in FIG. 1g, and the unnecessary portion of the polycrystalline silicon 31 is selectively removed, followed by the photosensitive agent 32. Remove it.

이어서, 제1h도와 같이 전면에 유전체(33)를 형성하고 그위에 다결성실리콘(34)를 형성한다.Subsequently, the dielectric 33 is formed on the entire surface as shown in FIG. 1h, and the polysilicon 34 is formed thereon.

또한, 제1i도와 같이 감광제(35)를 사용하여 커패시터 영역을 정의하고 불필요한 부분의 유전체(33)와 다결정실리콘(34)을 선택적으로 제거하고 감광제(35)를 제거하여 (J)와 같이 다결정실리콘(31), 유전체(33), 다결정실리콘(34) 구성의 스택 커패시터를 형성한다.In addition, as shown in FIG. 1i, the capacitor region is defined using the photosensitive agent 35, and the dielectric 33 and the polycrystalline silicon 34 of the unnecessary portion are selectively removed, and the photosensitive agent 35 is removed to remove the polycrystalline silicon as shown in (J). (31), dielectric (33), polycrystalline silicon (34) of the stack capacitor is formed.

그러나, 상기와 같은 종래기술에 있어서는 커패시터의 높이가 낮아 정전용량이 작으므로 디램의 리프레시(refresh) 특성과 소자 신뢰도가 저하됨은 물론 집적도가 낮아 칩면적이 커지게 되는 결점이 있었다.However, in the conventional technology as described above, since the capacitance of the capacitor is low because the height of the capacitor is low, the refresh characteristics and device reliability of the DRAM are deteriorated, and the integration degree is low, resulting in a large chip area.

본 발명은 상기와 같은 종래 기술의 결점을 해결하기 위한 것으로, 커패시터의 높이를 높여 커패시턴스를 증대시키고 집적도를 향상시킬수 있게 하는데 그 목적이 있다.The present invention is to solve the drawbacks of the prior art as described above, the object of the present invention is to increase the capacitance by increasing the height of the capacitor and to improve the degree of integration.

이와 같은 목적을 달성하기 위한 본 발명은 기판(1)상에 필드산화막(2)을 형성하고 게이트산화막(3)과 측벽 절연막을 갖는 게이트전극(4) 및 소오스/드레인(S/D)으로 이루어지는 트랜지스터를 형성하는 공정과, 전면에 제1산화막(9), 제1다결정실리콘(10), 제2산화막(11)을 순차적으로 형성하는 공정, 소오스영역을 중심으로 양측게이트의 상기 제2산화막(11) 및 제1다결정실리콘(10)을 선택적으로 제거하는 공정, 상기 소오스영역의 제1산화막(9)을 선택적으로 식각하여 매몰 콘택을 형성하는 공정, 전면에 제2다결정실리콘(14)을 증착한후 커패시터 스토리지노드를 정의하여 불필요한 부분의 제2다결정실리콘(14)을 제거하는 공정, 상기 제2산화막(11)을 제거하는 공정, 상기 제1다결정실리콘(10)을 스토리지노드 패턴으로 패터닝하는 공정, 상기 제1 및 제2다결정실리콘(10,14)의 전표면에 유전체막(16)을 형성하는 공정, 상기 유전체막(16)상에 플레이트 다결정실리콘(17)을 형성하는 공정을 포함하여 이루어진 것을 차례로 실시함을 특징으로 한다.In order to achieve the above object, the present invention provides a field oxide film 2 formed on a substrate 1 and includes a gate electrode 4 and a source / drain (S / D) having a gate oxide film 3 and a sidewall insulating film. Forming a transistor; and sequentially forming a first oxide film 9, a first polysilicon 10, and a second oxide film 11 on the entire surface; and forming a second oxide film on both sides of the source region. 11) and selectively removing the first polysilicon 10, forming a buried contact by selectively etching the first oxide film 9 of the source region, the second polysilicon 14 is deposited on the entire surface And then defining a capacitor storage node to remove unnecessary portions of the second polysilicon 14, removing the second oxide film 11, and patterning the first polysilicon 10 in a storage node pattern. Process, the first and second polysilicon Forming the dielectric film 16 on the entire surface of the cones 10 and 14, and forming the plate polysilicon 17 on the dielectric film 16 in this order. .

이하에서 본 발명의 실시예를 첨부된 도면 제2도에 의하여 상술하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 2.

먼저 제2a도와 같이 기판(1)위에 필드산화막(2)과 게이트산화막(3)을 성장시키고 도핑된 다결정실리콘(4)과 산화막(5)을 증착시킨후 제2b도와 같이 게이트 마스크 및 감광제(6)를 사용하여 불필요한 부분의 다결정실리콘(4)과 산화막(5)을 패터닝하여 게이트전극(4)을 형성한후 액티브 영역의 기판에 소오스 및 드레인 영역 형성을 위한 저농도 이온주입 공정을 진행하고, 감광제(6)를 제거한다.First, as shown in FIG. 2A, the field oxide film 2 and the gate oxide film 3 are grown on the substrate 1, and the doped polysilicon 4 and the oxide film 5 are deposited. Then, as shown in FIG. Pattern the polysilicon 4 and the oxide film 5 in unnecessary portions to form the gate electrode 4, and then proceed with a low concentration ion implantation process to form a source and a drain region in the active region substrate. Remove (6).

이어서, 제2c도와 같이 전면에 산화막(7)을 증착하고 이를 이방성 식각하여 제2d도와 같이 쇼트채널방지를 위한 게이트 측벽(8)을 형성한 후 게이트전극(4) 및 측벽(8)을 마스크로 이용하여 액티브 영역의 기판에 고농도 이온주입 공정을 행하여 LDD 구조의 소오스/드레인(S/D)을 형성한 다음, 전면에 트랜지스터 절연용 제1산화막(9), 1000Å-3000Å두께의 제1다결정실리콘(10), 3000Å-6000Å 두께의 커패시터면적 확장용 제2산화막(11)을 순차적으로 형성한다.Subsequently, an oxide film 7 is deposited on the entire surface as shown in FIG. 2C and anisotropically etched to form gate sidewalls 8 for preventing the short channel, as shown in FIG. 2D. Then, the gate electrodes 4 and the sidewalls 8 are masked. Using a high concentration ion implantation process in the active region substrate to form a source / drain (S / D) of LDD structure, and then the first oxide film 9 for transistor insulation and the first polycrystalline silicon having a thickness of (10), the second oxide film 11 for expanding the capacitor area of 3000 순차적 -6000 Å thickness is formed sequentially.

그리고 제2e도와 같이 감광제(12)를 사용하여 형성하고자 하는 스토리지노드영역보다 적은 소오스 영역을 중심으로 양게이트내의 제2산화막(11)과 제1다결정실리콘(10)을 선택적으로 제거하고 감광제(12)를 제거한다.As shown in FIG. 2E, the second oxide layer 11 and the first polycrystalline silicon 10 in both gates are selectively removed and the photoresist 12 is selectively removed around the source region smaller than the storage node region to be formed using the photosensitive agent 12. ).

다음에 제2f도와 같이 다시 감광제(13)를 사용하여 소오스영역상의 제1산화막(9)을 선택적으로 식각하여 상기 소오스영역의 소정 부위에 매몰 콘택을 형성한후 감광제(13)를 제거한다.Next, as shown in FIG. 2F, the first oxide film 9 on the source region is selectively etched using the photosensitive agent 13 to form a buried contact in a predetermined portion of the source region, and then the photosensitive agent 13 is removed.

또한, 제2g도와 같이 제2다결정실리콘(14)을 1000Å-3000Å 두께로 상기 결과물 전면에 형성하고 도핑한후 제2h도와 같이 감광제(15)를 사용한 마스킹 공정으로 스토리지노드영역을 정의하여 스토리지노드 영역에 제2다결정실리콘(14)이 잔존하도록 불필요한 부분을 제거하고 제2i도와 같이 같은 감광제 마스크(15)를 이용하여 아래에 있는 제2산화막(11)을 등방성 식각에 의해 제거한 다음 제2j도와 같이 그 아래에 있는 제1다결정실리콘(10)을 건식 식각을 통해 수직 식각한후 감광제(15)를 제거한다.Also, as shown in FIG. 2g, the second polysilicon 14 is formed on the entire surface of the resultant with a thickness of 1000 Å-3000 도 and then doped, and then the storage node region is defined by a masking process using the photosensitive agent 15 as shown in 2h. Remove the unnecessary portion so that the second polysilicon 14 remains on, and then remove the lower second oxide film 11 by isotropic etching using the same photosensitive agent mask 15 as shown in FIG. The first polysilicon 10 below is vertically etched through dry etching, and then the photosensitive agent 15 is removed.

이후, 제2k도와 같이 노출된 제1 및 제2다결정실리콘(10,14) 표면에 유전체막(16)을 형성하고 이어서 그 표면에 커패시터의 플레이트용 다결정실리콘(17)을 1500Å-3000Å으로 형성하고 이 다결정실리콘(17)에 도핑을 한후 감광제(18)를 사용하여 불필요한 부분의 다결정실리콘(17)을 선택적으로 제거한 다음 감광제(18)를 제거하므로써 제2l도와 같이 제1 및 제2다결정실리콘(10,14), 유전체막(16), 플레이트 다결정실리콘(17)으로 구성되는 스택 커패시터를 완성한다.Subsequently, the dielectric film 16 is formed on the exposed surfaces of the first and second polycrystalline silicon 10 and 14 as shown in FIG. 2k, and then the polysilicon 17 for the plate of the capacitor is formed on the surface of 1500 ns to 3000 ns. After doping the polysilicon 17, the photoresist 18 is used to selectively remove unnecessary portions of the polysilicon 17, and then the photosensitive agent 18 is removed to remove the first and second polysilicons 10 as shown in FIG. 14, a stack capacitor composed of a dielectric film 16 and a plate polycrystalline silicon 17 is completed.

이상과 같은 본 발명에 의하면 커패시터가 높게 형성되어 커패시턴스를 증대시킬수 있으며, 집적도를 향상시킬수 있는 효과가 있다.According to the present invention as described above, the capacitor is formed high, the capacitance can be increased, and the degree of integration can be improved.

Claims

Forming a field oxide film (2) on the substrate (1), forming a transistor comprising a gate oxide film (3), a gate electrode (4), and a source / drain (S / D), and a first oxide film on the entire substrate (9), a step of sequentially forming the first polysilicon 10 and the second oxide film 11, the second oxide film 11 and the second oxide film in both gates centered so as to be smaller than the storage node region to be formed Selectively removing the first polysilicon 10, selectively etching the first oxide film 9 on the source region to form a buried contact, and depositing the second polysilicon 14 on the entire surface. Defining a storage node region to remove unnecessary portions of the second polycrystalline silicon 14 and removing the second oxide film 11, and patterning the first polysilicon 10 into a storage node pattern, wherein Surface of the first and second polycrystalline silicon 10, 14 Method of producing a high-density stacked capacitor MOS memory element, characterized in that comprises a step of forming a dielectric film (16) step, the dielectric film 16, the polysilicon plate (17) on forming the.

The method of claim 1, wherein the thickness of the first polysilicon (10) is formed to be 1000 Å-3000 두께.

The method of claim 1, wherein the thickness of the second oxide film (11) for expanding the capacitor area is formed to be 3000 Å to 6000 Å.

The method of claim 1, wherein the thickness of the second polysilicon (14) is formed to be 1000 Å-3000 두께.

The method of claim 1, wherein the thickness of the plate polycrystalline silicon (17) of the capacitor is formed to be 1500 Å-3000 두께.