KR930011135A - Fine Pattern Formation Method of Semiconductor Device - Google Patents

Fine Pattern Formation Method of Semiconductor Device Download PDF

Info

Publication number
KR930011135A
KR930011135A KR1019910020848A KR910020848A KR930011135A KR 930011135 A KR930011135 A KR 930011135A KR 1019910020848 A KR1019910020848 A KR 1019910020848A KR 910020848 A KR910020848 A KR 910020848A KR 930011135 A KR930011135 A KR 930011135A
Authority
KR
South Korea
Prior art keywords
material layer
forming
fine pattern
pattern
etching
Prior art date
Application number
KR1019910020848A
Other languages
Korean (ko)
Inventor
조도현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910020848A priority Critical patent/KR930011135A/en
Publication of KR930011135A publication Critical patent/KR930011135A/en

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체장치의 패턴형성법에 관한것으로, 특허 반도체장치의 미세패턴 형성방법에 있어서, 반도체기판상에 제1물질층을 형성하는 공정, 상기 제1물질층상에 감광막패턴을 형성하는 공정 및 상기 감광막패턴을 식각마스크로 이용하여 상기 제1물질층을 소정량 언더컷함으로써 미세패턴을 형성하는 공정으로 진행되는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법을 제공한다. 따라서 한계해상도 이하 크기의 미세패턴을 신뢰성 있게 형성할 수 있을 뿐만 아니라패턴사이의 간격 또는 한계해상도이하 크기로 형성할 수 있어 고집적화되는 반도체장치에 적용 가능하다.The present invention relates to a pattern forming method of a semiconductor device, comprising the steps of forming a first material layer on a semiconductor substrate, forming a photoresist pattern on the first material layer, in a method of forming a fine pattern of a patented semiconductor device. A method of forming a fine pattern of a semiconductor device, the method comprising proceeding to form a fine pattern by undercutting the first material layer by a predetermined amount using a photoresist pattern as an etching mask. Therefore, it is possible not only to form a fine pattern having a size smaller than the limit resolution reliably but also to form a size smaller than the gap or the limit resolution between the patterns, and thus it is applicable to a highly integrated semiconductor device.

Description

반도체장치의 미세패턴 형성방법Fine Pattern Formation Method of Semiconductor Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2A도 내지 제2C도는 본 발명에 의한 반도체장치의 미세패턴 형성방법의 일 실시예를 설명하기 위한 단면도들.2A to 2C are cross-sectional views illustrating an example of a method for forming a micropattern of a semiconductor device according to the present invention.

제3A도 내지 제3C도는 본 발명에 의한 반도체장치의 미세패턴 형성방법의 다른 실시예를 설명하기 위한 단면도들.3A to 3C are cross-sectional views illustrating another embodiment of a method for forming a fine pattern of a semiconductor device according to the present invention.

제4A도 내지 제4C도는 본 발명에 의한 반도체장치의 미세패턴 형성방법의 또 다른 실시예를 설명하기 위한 단면도들.4A to 4C are cross-sectional views illustrating still another embodiment of a method for forming a fine pattern of a semiconductor device according to the present invention.

Claims (14)

반도체장치의 미세패턴 형성방법에 있어서, 반도체기판상에 제1물질층을 형성하는 공정, 상기 제1물질층상에 감광막패턴을 형성하는 공정 및 상기 감광막패턴을 식각마스크로 이용하여 상기 제1물질층을 소정량 언더컷함으로써 미세패턴을 형성하는 공정으로 진행되는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.A method of forming a fine pattern of a semiconductor device, the method comprising: forming a first material layer on a semiconductor substrate; forming a photoresist pattern on the first material layer; and using the photoresist pattern as an etching mask. The fine pattern forming method of a semiconductor device, characterized in that the step of forming a fine pattern by undercut a predetermined amount. 제1항에 있어서, 감광막패턴을 식각마스크로 이용하여 제1물질층을 소정량 언더컷함으로써 미세패턴을 형성하는 상기 공정은, 감광막패턴을 식각마스크로 하고 반도체기판을 식각종료점으로 한 이방성식각을 결과물전면에 행함으로씨 상기 감광막패턴과 동일한 모양으로 형성된 제1물질층패턴을 먼저 형성한 후, 상기 제1물질층패턴을 식각대상물로 하는 등방성식각을 추가로 행하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The process of claim 1, wherein the step of forming a fine pattern by undercutting the first material layer by a predetermined amount using the photoresist pattern as an etching mask comprises anisotropic etching using the photoresist pattern as an etching mask and the semiconductor substrate as an end point. Fine pattern of the semiconductor device, further comprising first forming a first material layer pattern formed in the same shape as that of the photoresist pattern, followed by isotropic etching using the first material layer pattern as an etching target Formation method. 제1항에 있어서, 감광막패턴을 식각마스크로 이용하여 상기 제1물질층을 소정량 언더컷함으로써 미세패턴을 형성하는 상기 공정은, 등방성식각으로 행하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of forming a fine pattern of a semiconductor device according to claim 1, wherein the step of forming a fine pattern by undercutting the first material layer by a predetermined amount using the photoresist pattern as an etching mask is performed by isotropic etching. 제3항에 있어서, 상기 제1물질층을 구성하는 물질로는, 패턴형성이 가능하고 상기 등방성식각에 대해 상기 반도체기판과는 그 식각율이 다른 물질을 사용하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.4. The semiconductor device as claimed in claim 3, wherein the material constituting the first material layer includes a material capable of forming a pattern and having an etching rate different from that of the semiconductor substrate for the isotropic etching. Pattern formation method. 제3항에 있어서, 상기 등방성식각은 건식식각인 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of claim 3, wherein the isotropic etching is a dry etching. 제3항에 있어서, 상기 등방성식각은 습식식각인 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of claim 3, wherein the isotropic etching is wet etching. 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 제1물질층의 두께는 등방성식각에 대한 상기 제1물질층의 식각율과 원하는 미세패턴의 크기에 의해 결정되는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The semiconductor device according to claim 2, wherein the thickness of the first material layer is determined by an etching rate of the first material layer with respect to isotropic etching and a size of a desired fine pattern. Method of forming a fine pattern. 반도체장치의 미세패턴 형성방법에 있어서, 반도체기판상에 제1물질층을 형성하는 공정, 상기 제1물질층상에 제2물질층을 형성하는 공정, 상기 제2물질층 상에 감광막패턴을 형성하는 공정, 상기 감광막패턴을 식각마스크로 이용하여 상기 제2물질층을 소정량 언더컷함으로써 제1미세패턴을 형성하는 공정, 및 상기 제1미세패턴을 식각마스크로 이용하여 상기 제1물질충을 식각함으로써 제2미세패턴을 형성하는 공정으로 진행되는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.A method of forming a fine pattern of a semiconductor device, the method comprising: forming a first material layer on a semiconductor substrate; forming a second material layer on the first material layer; and forming a photoresist pattern on the second material layer. Forming a first fine pattern by undercutting the second material layer by a predetermined amount using the photoresist pattern as an etching mask; and etching the first material charge using the first fine pattern as an etching mask. The fine pattern forming method of a semiconductor device, characterized in that the process proceeds to form a second fine pattern. 제8항에 있어서, 상기 제2물질층은 임의의 이방성식각 및 등방성식각에 대해 상기 제1물질층을 구성하는 물질과는 그 식각율이 다른 물질로 구성되는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The semiconductor device of claim 8, wherein the second material layer is formed of a material having an etch rate different from that of the material constituting the first material layer for any anisotropic or isotropic etching. Formation method. 제8항에 있어서, 상기 제2물질층은 상기 제1물질층을 산화시켜 형성하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of claim 8, wherein the second material layer is formed by oxidizing the first material layer. 제8항에 있어서, 상기 제1미세패턴은 제거되지 않는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of claim 8, wherein the first fine pattern is not removed. 제11항에 있어서, 제1물질층을 부분적으로 제거함으로써 제2미세패턴을 형성하는 상기 공정이후, 이방성식각에 대해 상기 제2물질층과는 그 식각율이 다른 물질을 결과물전면에 도포하여 제3물질층을 형성하고, 상기 제1미세패턴의 상부 표면까지 상기 제3물질층을 에치백한 후, 상기 제1 및 제2미세패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.12. The method of claim 11, wherein after the step of forming the second fine pattern by partially removing the first material layer, a material having a different etch rate from the second material layer for anisotropic etching is applied to the entire surface of the resultant material. Forming a third material layer, etching back the third material layer to an upper surface of the first fine pattern, and then removing the first and second fine patterns. Pattern formation method. 제8항에 있어서, 상기 제1미세패턴은 제거되는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of claim 8, wherein the first fine pattern is removed. 제13항에 있어서, 상기 제1미세패턴을 제거한 후, 이방성식각에 대해 상기 제1물질층과는 그 식각율이 다른 물질을 결과물전면에 도포하여 제3물질층을 형성하고, 상기 제2미세패턴의 상부표면까지 상기 제3물질층을 에치백한 후, 상기 제2미세패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.The method of claim 13, wherein after removing the first fine pattern, a third material layer is formed by applying a material having a different etch rate from the first material layer to the entire surface of the resultant material for anisotropic etching. And etching the third material layer to the upper surface of the pattern, and then removing the second fine pattern. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019910020848A 1991-11-21 1991-11-21 Fine Pattern Formation Method of Semiconductor Device KR930011135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020848A KR930011135A (en) 1991-11-21 1991-11-21 Fine Pattern Formation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020848A KR930011135A (en) 1991-11-21 1991-11-21 Fine Pattern Formation Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR930011135A true KR930011135A (en) 1993-06-23

Family

ID=67348762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020848A KR930011135A (en) 1991-11-21 1991-11-21 Fine Pattern Formation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR930011135A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018161B1 (en) * 2009-09-07 2011-02-28 삼성전기주식회사 Wiring board and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018161B1 (en) * 2009-09-07 2011-02-28 삼성전기주식회사 Wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR950015770A (en) Capacitor Manufacturing Method of Semiconductor Device
KR930008512A (en) Method of forming fine pattern of semiconductor device
KR930011135A (en) Fine Pattern Formation Method of Semiconductor Device
KR960035802A (en) Fine pattern formation method and metal wiring formation method using the same
KR960026297A (en) Manufacturing method of fine pattern of semiconductor device
KR970008372A (en) Fine Pattern Formation Method of Semiconductor Device
KR950021063A (en) Step coverage improvement method of semiconductor device
KR980005251A (en) METHOD FOR MANUFACTURING SPACER OF FED PANEL AND SPACER BY SAME
KR970003559A (en) Method of forming fine pattern of semiconductor device
KR960026303A (en) Fine pattern formation method
KR970008429A (en) Method of forming fine pattern of semiconductor device
KR970023809A (en) How to form a fine contact window
KR970076059A (en) How to make a high-resolution mask
KR100247642B1 (en) Method for forming a contact hole in semiconductor device
KR970048997A (en) Micro pattern formation method of semiconductor device
KR970016758A (en) Micro pattern formation method using polymer
KR950027928A (en) Method of manufacturing phase inversion mask of semiconductor device
KR970023635A (en) Fine Pattern Formation Method of Semiconductor Device
KR970028816A (en) Method of forming photoresist pattern on stepped substrate
KR940016508A (en) Method for manufacturing a contact of a semiconductor device having an inclined surface
KR950015607A (en) Micro pattern formation method of semiconductor device
KR950027971A (en) Manufacturing method of fine pattern of semiconductor device
KR970003596A (en) Method of forming fine pattern of semiconductor device
KR970051841A (en) Method of forming fine pattern of semiconductor device
JPH0353522A (en) Etching of vertical wall surface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application