KR930007043B1

KR930007043B1 - Zero checking circuit for register file

Info

Publication number: KR930007043B1
Application number: KR1019900021835A
Authority: KR
Inventors: 박성배; 김상범; 함경수
Original assignee: 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-12-26
Filing date: 1990-12-26
Publication date: 1993-07-26
Also published as: KR920013103A

Abstract

The circuit is for generating always constant "0" through 3 independent read terminals by designating constant "0" to a certain register to remove the inconvenience when using register. It includes 6 NOR gates (N1-N6), 9 inverters (I1-I9) through which the address signal of terminal A reading (RD-A), the address signal of terminal B reading (RD-B) and the address signal of terminal C reading (RD-C) are passed.

Description

3-terminal read / 2-terminal write register Specific register zero value read circuit of file

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 레지스터 화일 N₁∼N₆: NOR게이트1: Register file N _{1 to} N ₆ : NOR gate

I₁∼I₉: 인버터I _{1 to} I ₉ : Inverter

본 발명은 레지스터 화일에 관한 것으로, 특정 레지스터에 상수값 "0"을 저장하여 레지스터의 할당이 용이해지도록 한 3단자 읽기/2단자 쓰기 레지스터 화일의 특정 레지스터 제로값 읽기 회로에 관한 것이다.The present invention relates to a register file, and relates to a specific register zero value reading circuit of a three-terminal read / two-terminal write register file in which a constant value "0" is stored in a specific register to facilitate register allocation.

일반적으로 마이크로 프로세서에는 필요한 데이타의 읽어오기, 연산처리, 결과저장이 세단계로 구분된 동작이 필요하고, 데이타는 저장장치의 크기에 따라 레지스터 화일, 캐쉬메모리, 주기억장치, 보조기억장치 등의 계층적 구조를 가진다는 것은 이미 잘 알려진 사실이다.In general, a microprocessor requires three stages of operations such as reading the necessary data, processing, and storing the result.The data is stored in a hierarchy of register files, cache memory, main memory, and auxiliary memory depending on the size of the storage device. It is well known that it has an enemy structure.

종래에는 레지스터 화일이 프로세서의 내부에 위치하는 가장 빠른 데이타의 저장장치 이지만 구현 가격이 비싸기 때문에 소규모를 제작되었고, 이로 인하여 레지스터를 이용하는데 불편함이 많았으며, 특히 상수값 "0"을 입력시킬 경우에 프로그래머가 레지스터를 할당하거나 이용하기에 불편을 느끼게 되는 문제점이 있었다.Conventionally, the register file is the fastest data storage device located inside the processor, but because the implementation cost is high, the small size is produced, and this is inconvenient to use the register, especially when the constant value "0" is inputted. There is a problem that the programmer feels inconvenient to allocate or use registers.

이에따라 본 발명은 3개의 독립된 읽기 단자와 2개의 쓰기 단자를 가짐으로써 동일시간대에 5개의 버스에 읽고 쓰기가 가능한 레지스터에서 특정레지스터에 상수"0"을 지정하여 3개의 독립된 읽기 단자에 언제나 상수"0"을 출력시키도록 한 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has three independent read terminals and two write terminals so that a constant "0" is assigned to a specific register in a register capable of reading and writing to five buses at the same time, so that the constant "0" is always assigned to three independent read terminals. The purpose is to provide a specific register zero value read circuit of a three-terminal read / two-terminal write register file for outputting "

본 발명은 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다. 5비트의 단자 A읽기용 어드레스 신호(Read-Port A)(RD-A)는 레지스터 화일(1)의 입력단(A)과 NOR게이트(N₁)로 동시에 인가되도록 하고, 5비트 단자 B읽기용 어드레스 신호(RD-B)는 레지스터 화일(1)의 입력단(B)과 NOR게이트(N₂)로 동시에 인가되도록 하고, 5비트의 단자 C읽기용 어드레스 신호(RD-C)는 레지스터 화일(1)의 입력단(C)과 NOR게이트(N₃)를 동시에 인가되도록 하고, 5비트의 단자 0쓰기용 어드레스 신호(SELect-Destinationpor0)(SE1-DST0)와 5비트의 단자 1쓰기용 어드레스 신호(SEL-DST1)는 레지스터 화일(1)의 입력단(E)(F)에 각각 입력되도록 하고(여기서 5비트는 00000부터 11111로서 32개의 레지스터를 구별해 주는 번지이다), 단자 0쓰기 유효신호(Destination Port 0 Enable)(DST-0E)와 단자 1쓰기 유효신호(DST-1E)는 레지스터 화일(1)의 입력단(EWEN)(FWEN)으로 인가되도록 하고, 32비트의 단자 0쓰기 전용 데이타 신호(Destination Port 0)(DST-0)와 32비트의 단자 1쓰기 전용 데이타 신호(DST-1)은 레지스터 화일(1)의 입력단(ED1)(FD1)으로 인가되도록 하는 한편, 레지스터 화일(1)의 출력단(AD0)(BD0)(CD0)에서는 각각 인버터(I1)(I2)(I3)를 거쳐 NOR게이트(N4)(N5)(N6)의 일측으로 인가되도록 하고, 상기 NOR게이트(N1)(N2)(N3)의 출력이 각각 인버터(I4,I5)(I6,I7)(I8,I9)를 경유하여 타측으로 인가되는 상기 NOR게이트(N4)(N5)(N6)의 출력에서 레지스터 화일(1)의 출력(A)(B)(C)이 출력되도록 한 것이다.The present invention will be described in detail with reference to the accompanying drawings. The 5-bit terminal A read address signal (Read-Port A) (RD-A) is simultaneously applied to the input terminal A and the NOR gate (N ₁ ) of the register file ₁ , and is used for reading the 5-bit terminal B. The address signal RD-B is applied simultaneously to the input terminal B of the register file 1 and the NOR gate N ₂ , and the 5-bit terminal C read address signal RD-C is applied to the register file 1. Input terminal C and NOR gate N ₃ are simultaneously applied, and the 5-bit terminal 0 write address signal (SELect-Destinationpor0) (SE1-DST0) and 5-bit terminal 1 write address signal (SEL -DST1 is inputted to the input terminal E (F) of the register file 1 (where 5 bits are 00000 to 11111 to distinguish 32 registers), and a terminal 0 write valid signal (Destination Port) 0 Enable) (DST-0E) and terminal 1 write enable signal (DST-1E) are applied to the input terminal (EWEN) (FWEN) of the register file (1). The zero write only data signal (Destination Port 0) (DST-0) and the 32 bit terminal 1 write only data signal (DST-1) are applied to the input terminal ED1 (FD1) of the register file 1, The output terminals AD0 (BD0) and CD0 of the register file 1 are respectively applied to one side of the NOR gates N4, N5 and N6 via the inverters I1, I2 and I3. The NOR gates N4, N5 and N6 to which the outputs of the NOR gates N1, N2 and N3 are applied to the other side via inverters I4 and I5, I6 and I7 and I8 and I9, respectively. The output of the register file (1) (A) (B) (C) is to be outputted.

이와같이 구성한 본 발명의 레지스터 화일은 단자 0쓰기 전용 데이타 신호(DST-0)는 32비트 내부 버스로 마이크로 프로세서의 연산결과를 단자 1쓰기 전용 데이타 신호(DST-1)는 외부 메모리로 부터의 액세스 결과인 메모리 값을 각각 레지스터 화일(1)에 입력시키기 위한 것이고, 레지스터 화일(1)의 출력(A)은 외부메모리에 레지스터 값을 저장하고자 할때의 출력이며, 레지스터 화일(1)의 출력(B)(C)은 마이크로 포로세서에서 필요한 2개의 연산소스를 제공하기 위한 출력인 것으로써, 5개의 버스에 동시에 지원이 가능하다.The register file of the present invention configured as described above is a terminal 0 write-only data signal (DST-0) which is a 32-bit internal bus, and the terminal 1 write-only data signal (DST-1) is an access result from an external memory. In-memory values are inputted to the register file 1, respectively. The output A of the register file 1 is an output when the register value is to be stored in the external memory. (C) is an output to provide two computational sources required by the microprocessor, and can be supported simultaneously on five buses.

즉 마이크로 프로세서로부터 연산결과를 단자 0쓰기 전용 데이타신호(DST-0)로서 입력 받으면서 외부 메모리의 값을 단자 1쓰기 전용데이타 신호(DST-1)로서 입력받는 동시에 레지스터 화일(1)의 출력(A)(B)(C)로 레지스터 값과 기준어드레스 및 변위값을 출력할 수 있는 것이다.That is, while the operation result is input from the microprocessor as the terminal 0 write-only data signal (DST-0), the external memory value is input as the terminal 1 write-only data signal (DST-1) and the output of the register file 1 (A With) (B) (C), the register value, reference address and displacement value can be output.

그리고 특정 레지스터 제로값 읽기회로는 단자 A읽기용 어드레스 신호(RD-A), 단자 B읽기용 어드레스 신호(RD-B), 단자 C읽기용 어드레스 신호(RD-C)의 5비트가 00000인 경우에는 각각 NOR게이트(N1)(N2)(N3)의 출력이 "1"이 되면서 NOR게이트(N4)(N5)(N6)의 타측으로 "1"이 입력되면서 레지스터 화일의 출력(A)(B)(C)은 레지스터 화일(1)의 레지스터(R0)에 저장되어 있는 내용인 출력단(AD0)(BD0)(CD0)을 거치고 인버터(I1)(I2)(I3)을 경유하여 NOR게이트(N4)(N5)(N6)의 일측으로 인가되더라도 타측의 입력이 "1"이므로 출력은 항상 "0"이 된다.The specific register zero-value reading circuit has five bits of the address signal RD-A for reading terminal A, the address signal RD-B for reading terminal B, and the address signal RD-C for reading terminal C being 00000. Each of the NOR gates N1, N2, and N3 becomes "1" while "1" is input to the other side of the NOR gates N4, N5, and N6, respectively. (C) passes through the output terminals AD0 (BD0) (CD0) which are the contents stored in the register (R0) of the register file (1), and passes through the NOR gate (N4) via the inverter (I1) (I2) (I3). Even if it is applied to one side of N5 or N6, the output is always "0" because the other side input is "1".

그리고 상기의 읽기 어드레스 신호(RD-A)(RD-B)(RD-C)를 어느 하나가 00000으로 입력된다면 레지스터 화일의 출력(A)(B)(C)중 어느 하나만 제로값(0)으로 출력된다.If any one of the read address signals RD-A, RD-B, and RD-C is input as 00000, only one of the outputs A, B, and C of the register file is zero. Is output.

따라서 본 발명의 특정 레지스터 제로값 읽기 회로에 의하여서는 레지스터 화일의 특정레지스터(R0)를 선택하게 되면 이를 선택한 읽기용 어드레스신호(RD-A)(RD-B)(RD-C)에 해당하는 레지스터 화일(1)의 출력(A)(B)(C)이 "0"으로 출력되도록 함으로써, 상수값 0을 레지스터 파일(1)의 입력시키는 번거로움과 이 상수값 "0"을 출력시키기 위한 레지스터 화일(1)의 레지스터의 내용을 검사해야 하는 불편함을 없앤 것이다.Therefore, when the specific register R0 of the register file is selected by the specific register zero value read circuit of the present invention, the register corresponding to the selected read address signal RD-A, RD-B, RD-C. The output (A) (B) (C) of the file (1) is output as "0", thereby making it difficult to input the constant value 0 of the register file 1 and the register for outputting this constant value "0". This eliminates the inconvenience of having to check the contents of the register of the file (1).

Claims

In the register file, the 5-bit terminal A read-out address signal RD-A and 5-bit address signals RD-B input to the input terminals A, B and C of the register file 1, respectively. ) And the address signal RD-C for reading terminal C pass through the NOR gates N1, N2, and N3, respectively, and via the inverters I4, I5, I6, I7, I8, I9, respectively. 3 configured to output constant value 0 to outputs A, B and C of register file 1 when specific register R0 is always selected by applying to other side of N4) (N5) (N6). Terminal read / terminal write register Specific register zero value read circuit of the file.