KR930004905Y1 - Buzzer control circuit for p.c. - Google Patents
Buzzer control circuit for p.c.Info
- Publication number
- KR930004905Y1 KR930004905Y1 KR2019880017901U KR880017901U KR930004905Y1 KR 930004905 Y1 KR930004905 Y1 KR 930004905Y1 KR 2019880017901 U KR2019880017901 U KR 2019880017901U KR 880017901 U KR880017901 U KR 880017901U KR 930004905 Y1 KR930004905 Y1 KR 930004905Y1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- transistor
- buzzer
- resistor
- microcomputer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
제3도는 제2도에 따른 타이밍 챠트이다.3 is a timing chart according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 마이크로 컴퓨터 Q1, Q2: 트랜지스터1: Microcomputer Q 1 , Q 2 : Transistor
R1-R4: 저항 BZ : 부저R 1 -R 4 : Resistance BZ: Buzzer
본 고안은 외부 노이즈 등에 의해 부저가 오동작하는 것을 방지할 수 있도록한 마이크로 컴퓨터용 부저 제어회로에 관한 것이다.The present invention relates to a buzzer control circuit for a microcomputer that can prevent the buzzer from malfunctioning due to external noise.
종래의 부저 제어회로는 제1도에 도시된 바와 같이 마이크로 컴퓨터(1)의 내부에 저항(R4)과 트랜지스터(Q2)를 접속한 후 이 트랜지스터(Q2)의 컬렉터에 저항(R1)(R2)(R5)을 통하여 컬렉터에 저항(R3)과 전원(Vcc)단이 접속된 트랜지스터(Q1)의 베이스를 접속하였으며, 상기 트랜지스터(Q1)의 컬렉터와 에미터에는 부저(BZ)의 단자(a)(c)를 접속함과 아울러 단자(b)를 상기 저항(R1)(R2)의 접점에 접속하여 구성하였다.In the conventional buzzer control circuit, as shown in FIG. 1, the resistor R 4 and the transistor Q 2 are connected to the inside of the microcomputer 1, and then the resistor R 1 is connected to the collector of the transistor Q 2 . The base of the transistor Q 1 connected to the resistor R 3 and the power supply Vcc terminal is connected to the collector through R 2 and R 5 , and the collector and emitter of the transistor Q 1 are connected to the collector. The terminals b were connected to the contacts of the resistors R 1 and R 2 while the terminals b and c of the buzzer BZ were connected.
이와 같이 구성된 종래 회로에 있어서는 마이크로 컴퓨터(1) 내부의 신호가 하이일때는 트랜지스터(Q2)가 온되면서 트랜지스터(Q1)는 오프되어 Vcc가 저항(R3)을 통하여 부저(BZ)의 단자(a)에 충전되기 시작하였으며, 이후 단자(a)가 충전되면 단자(b)도 이 단자(a)와 같은 전위로 상승되었다.In the conventional circuit configured as described above, when the signal inside the microcomputer 1 is high, the transistor Q 2 is turned on while the transistor Q 1 is turned off, and Vcc is connected to the terminal of the buzzer BZ through the resistor R 3 . After charging to (a), when the terminal (a) was charged, the terminal (b) also rose to the same potential as the terminal (a).
또한, 이와 같이 단자(a)(b)가 일정레벨 이상(약 3.5V 이상)이 되면 K점에도 일정레벨 이상의 전압이 인가되는데 여기서 K1〉R2이 되도록 저항값이 설정되어 있어 전류는 R2를 통하여 트랜지스터(Q1)의 베이스에 인가되므로 트랜지스터(Q1)가 온되었다.In addition, this way the terminal (a) (b) is constant when the level or higher (at least about 3.5V) K that is above a certain level there is a voltage applied to where K 1> R 2 are here the resistance value R is set so that the current Transistor Q 1 is turned on because it is applied to the base of transistor Q 1 through 2 .
따라서 이와 같이 트랜지스터(Q1)가 온되면 부저(BZ)에서 충전된 전하가 접지를 통하여 방전되므로 부저(BZ)가 작동되고, 이후 부저(BZ)의 단자(C) 전위가 일정레벨 이하의 전압(1.3V 이하)으로 떨어지면 K점도 1.3V 이하가 되어 트랜지스터(Q1)는 오프되었다.Accordingly, when the transistor Q 1 is turned on, the charge charged in the buzzer BZ is discharged through the ground, so the buzzer BZ is operated, and then the potential of the terminal C of the buzzer BZ is below a predetermined level. When it dropped to (1.3 V or less), the K viscosity became 1.3 V or less, and the transistor Q 1 was turned off.
또, 트랜지스터(Q1)가 오프되면 다시 처음과 같이 Vcc가 저항(R3)을 통하여 부저(BZ)의 단자(a)에 충전되기 시작하므로 상기와 같은 과정을 거쳐 부저(BZ)가 반복적으로 작동하게 되었던 것이다. 한편, 마이크로 컴퓨터(1)의 내부 신호가 로우일때는 J점의 전위는 Bcc이어서 트랜지스터(Q1)가 온상태를 유지하게 되고, 부저(BZ)의 단자(a)(b) 및 K점에는 Vcc가 인가되므로 부저(BZ)는 작동하지 않게 되었다.In addition, when the transistor Q 1 is turned off, the Vcc begins to be charged to the terminal a of the buzzer BZ through the resistor R 3 as in the beginning, and thus the buzzer BZ is repeatedly subjected to the above process. It was working. On the other hand, when the internal signal of the microcomputer 1 is low, the potential at the point J is Bcc so that the transistor Q 1 is kept in the on state, and at the terminals a) (b) and the K point of the buzzer BZ. The buzzer (BZ) does not work because Vcc is applied.
그러나 이와 같은 종래의 회로에 있어서는 부저(BZ)를 작동시키기 않을때 트랜지스터(Q1)가 언제나 온되어 있고, 부저(BZ)의 단자(a)(b)는 충전되어 있어 K점이 하이를 유지하므로 외부 노이즈나 접촉등에 의해 트랜지스터(Q1)가 온, 오프되기 쉬워 부저(BZ)가 오동작하게 되는 결점이 있었다.However, in such a conventional circuit, when the buzzer BZ is not operated, the transistor Q 1 is always on, and the terminals a) and b of the buzzer BZ are charged so that the K point remains high. Transistor Q 1 tends to be turned on or off due to external noise or contact, and the buzzer BZ malfunctions.
본 고안은 이와 같은 종래의 결점을 감안하여 안출한 것으로 이를 첨부된 도면 제2도와 제3도에 의하여 상세히 설명하면 다음과 같다.The present invention has been devised in view of the above conventional drawbacks and will be described in detail with reference to FIG. 2 and FIG.
내부에 저항(R4)과 트랜지스터(Q2)가 접속되는 마이크로 컴퓨터(1)의 출력단자(P)에 부저(BZ)를 접속한 것에 있어서, 상기 출력단자(P)를 컬렉터에 저항(R3)을 통하여 전원(Vcc)단에 접속된 트랜지스터(Q1)의 에미터와 부저(BZ)의 단자(c)에 공통접속하고, 단자(b)는 저항(R2)을 통하여 트랜지스터(Q1)의 베이스에 접속함과 아울러 저항(R1)을 통하여는 전원(Vcc)단과 저항(R3)의 접점에 접속하며, 단자(a)는 트랜지스터(Q1)의 컬렉터와 저항(R3)의 접점에 접속하여서 구성된 것으로 도면중 미설명 부호 X, Y는 각점의 전위를 나타내기 위한 부호이며, 단 Vcc는 5V이다.In the case where the buzzer BZ is connected to the output terminal P of the microcomputer 1 to which the resistor R 4 and the transistor Q 2 are connected, the output terminal P is connected to the collector. 3 ) is commonly connected to the emitter of the transistor Q 1 connected to the power supply Vcc terminal and the terminal c of the buzzer BZ, and the terminal b is connected to the transistor Q through the resistor R 2 . 1 ) is connected to the base of the power supply, and is connected to the contact of the power supply (Vcc) terminal and the resistor (R 3 ) through a resistor (R 1 ), and the terminal (a) is a collector and a resistor (R 3 ) of the transistor (Q 1 ). In the figure, reference numerals X and Y are symbols for indicating the potential of each point, except that Vcc is 5V.
제3도는 제2도에 따른 타이밍 챠트로 (가)는 마이크로 컴퓨터의 신호 (나)(다)(라)는 부저(BZ)의 단자(C)(a)(b) 그리고 (마)는 Q1의 VBE를 각각 나타낸 것이다.3 is a timing chart according to FIG. 2, (a) a signal of a microcomputer (b) (c) (d) is a terminal (C) (a) (b) and (e) of a buzzer (BZ). Each V BE of 1 is shown.
이와 같이 구성된 본 고안은 부저(BZ)를 제어하지 않는 초기 상태에서는 마이크로 컴퓨터(1)의 신호가 (가)와 같이 로우이어서 트랜지스터(Q2)가 오프됨과 동시에 부저(BZ)의 단자(a)(b)(c)에 (나)(다)(라)와 같은 전원(Vcc)단의 동전위가 인가되어 트랜지스터(Q1)도 오프된다. 만일 부저(BZ)를 동작시키고자 할 때 마이크로 컴퓨터(1)에서는 (가)와 같은 하이신호를 출력시키게 되므로 트랜지스터(Q2)가 온되지만 X점에는 0.2V, Y점에는 부저(BZ)의 단자(a)(b) 사이의 충전전압이 없어 0.2V가 인가되므로 트랜지스터(Q1)는 오프상태를 유지하며, 이때 전류는 저항(R3)을 통해 단자(a)에 충전되어 단자(a)(b)와 Y점의 전압이 서서히 상승되기 시작한다.According to the present invention configured as described above, in the initial state in which the buzzer BZ is not controlled, the signal of the microcomputer 1 is low as (a), so that the transistor Q 2 is turned off and the terminal a of the buzzer BZ. The transistor Q 1 is also turned off by applying the coin point of the power supply Vcc stage such as (b) (c) to (b) (c). When operating the buzzer BZ, the microcomputer 1 outputs a high signal such as (A), so that the transistor Q 2 is turned on, but at the X point, the 0.2V and the buzzer BZ terminal (a) (b) it does not have a charge voltage applied to 0.2V because the transistor (Q 1) between maintains the off-state, wherein current is charged to the terminal (a) via a resistor (R 3) terminal (a ) and the voltage at point Y starts to rise gradually.
이 단자(a)(b)와 Y점의 전압이 (다)(라)와 같이 일정레벨(3.5V)이 되면 트랜지스터(Q1)가 온되어 단자(a)의 충전전류가 트랜지스터(Q1)의 컬렉터와 에미터를 통하여 방전되며 이렇게 방전된 전류는 트랜지스터(Q2)의 컬렉터-에미터를 통해 접지로 흘러 나간다.When the voltage between the terminals (a) and (b) and the Y point reaches a predetermined level (3.5V) as shown in (c) (d), the transistor Q 1 is turned on so that the charging current of the terminal a becomes the transistor Q 1. Discharged through the collector-emitter of transistor Q 2 to ground.
또한, 상기와 같이 단자(a)가 방전되면 일정레벨 이하(1.3V)의 전압이 되면 단자(b)도 일정레벨 이하가 됨과 함께 Y점도 일정레벨이하가 되어 트랜지스터(Q1)를 다시 오프시키게 되며, 이와 같이 트랜지스터(Q1)가 오프되면 다시 전류는 저항(R3)을 통해 단자(a)를 충전시켜 단자(b)와 Y점의 전압 레벨이 일정레벨 이상이 되게 한다.As described above, when the terminal a is discharged, when the voltage reaches a predetermined level or less (1.3 V), the terminal b becomes less than or equal to the predetermined level and the Y viscosity becomes less than or equal to the predetermined level to turn off the transistor Q 1 again. When the transistor Q 1 is turned off, the current again charges the terminal a through the resistor R 3 so that the voltage level between the terminal b and the Y point becomes a predetermined level or more.
따라서, 상기와 같은 방식으로 (다)(라)에 도시된 바와 같은 충전 및 방전이 반복되므로 부저(BZ)를 일정 주파수(2KHZ)로 작동하게 하는 것이다.Therefore, the charging and discharging as shown in (c) (d) is repeated in the same manner as above, so that the buzzer BZ is operated at a constant frequency (2KHZ).
즉, 부저(BZ)의 콘트롤이 없다면 부저(BZ)의 단자(a)(b)(c)는 동전위이고, 충전이 안된 상태이며, 또 부저(BZ)를 작동시키려면 부저(BZ)의 단자를 통해 10mA를 공급해 주어야 하므로 외부 노이즈나 접촉등에 의해서 부저(BZ)가 오동작 하지는 않게 되는 효과가 있다.That is, if there is no control of the buzzer BZ, the terminals (a), (b) and (c) of the buzzer BZ are on the coin and are not charged, and to operate the buzzer BZ, Since 10mA must be supplied through the terminal, the buzzer (BZ) does not malfunction due to external noise or contact.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880017901U KR930004905Y1 (en) | 1988-10-31 | 1988-10-31 | Buzzer control circuit for p.c. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880017901U KR930004905Y1 (en) | 1988-10-31 | 1988-10-31 | Buzzer control circuit for p.c. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900008863U KR900008863U (en) | 1990-05-03 |
| KR930004905Y1 true KR930004905Y1 (en) | 1993-07-26 |
Family
ID=19280912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880017901U KR930004905Y1 (en) | 1988-10-31 | 1988-10-31 | Buzzer control circuit for p.c. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930004905Y1 (en) |
-
1988
- 1988-10-31 KR KR2019880017901U patent/KR930004905Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900008863U (en) | 1990-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716322A (en) | Power-up control circuit including a comparator, Schmitt trigger, and latch | |
| EP0158512A2 (en) | Reset circuit | |
| US4479097A (en) | Low voltage, low power RC oscillator circuit | |
| US4607238A (en) | Monolithic integrated RC-oscillator | |
| US5387830A (en) | Semiconductor device with excess current prevention circuit | |
| KR930004905Y1 (en) | Buzzer control circuit for p.c. | |
| JP3963421B2 (en) | Controlled oscillation system and method | |
| EP0354357A2 (en) | Delay device | |
| KR870001256Y1 (en) | Reset circuit | |
| JPH024526Y2 (en) | ||
| KR950002022B1 (en) | Battery backup circuit | |
| JPS602676Y2 (en) | IC circuit for timer | |
| KR890003753Y1 (en) | Automatic reset circuit in micro computer | |
| KR890006239Y1 (en) | Band converting circuits of tuner | |
| SU435533A1 (en) | FORMER OF VOLTAGE CHANGING UNDER THE POWER LAW | |
| JPS635296Y2 (en) | ||
| KR860003525Y1 (en) | Reset circuit of micro computer | |
| JPS602675Y2 (en) | discharge timer device | |
| KR930003911Y1 (en) | Reset circuit | |
| JPS6243390Y2 (en) | ||
| JPS6111775Y2 (en) | ||
| JPS6482388A (en) | Semiconductor integrated circuit | |
| KR860002606Y1 (en) | Reset circuit | |
| JPH02201618A (en) | System resetting circuit | |
| CA1174300A (en) | Rc oscillator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020716 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |