KR930004308Y1 - 지연시간 조정회로 - Google Patents
지연시간 조정회로 Download PDFInfo
- Publication number
- KR930004308Y1 KR930004308Y1 KR2019900004510U KR900004510U KR930004308Y1 KR 930004308 Y1 KR930004308 Y1 KR 930004308Y1 KR 2019900004510 U KR2019900004510 U KR 2019900004510U KR 900004510 U KR900004510 U KR 900004510U KR 930004308 Y1 KR930004308 Y1 KR 930004308Y1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitance
- constant current
- gate
- transistor
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안에 따른 지연시간 조정회로도.
제2도는 제1도의 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 인버터 2a1-2an: 앤드게이트
3a1-3an,5 : 엔모오스 트랜지스터 4a1-4an: 정전용량콘덴서
6 : 기준저항 Iref : 기준정전류
I1-In: 정전류 V1-Vn: 정전용량전압
본 고안은 정전류원을 이용한 지연시간 조정회로에 관한 것으로, 특히 정전류를 정전용량에 충전시켜서 정전용량 전압의 기울기를 직선화하여 지연시간을 임의로 조정할 수 있도록한 지연시간 조정회로에 관한 것이다.
종래의 지연회로에 있어서는 입력신호를 설정된 소정시간동안 지연시켜 출력하게 되어 있으므로, 그 지연시간을 임의로 조절할 수 없는 문제점이 있었다.
본 고안은 이러한 종래의 문제점을 감안하여, 하나의 입력신호를 서로다른 시간으로 지연시켜 다수개의 지연신호를 출력할 수 있도록 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 고안에 따른 지연시간 조정회로도로서, 이에 도시한 바와같이 콘트롤 신호를 스위칭 트랜지스터인 엔모오스 트랜지스터(5)의 게이트 및 앤드게이트(2a1-2an)의 일측입력단자에 인가되게 접속함과 아울러 인버터(I1)를 통해 엔모오스 트랜지스터(3a1-3an)의 게이트에 인가되게 접속하고, 상기 엔모오스 트랜지스터(5,3a-3an)의 각 소오스는 접지하고, 엔모오스 트랜지스터(5)의 드레인은 기준저항(6)을 통해 기준정전류(Iref)와 연결하고, 엔모오스 트랜지스터(3a1-3an)의 각 드레인은 각각 정전류(Ia-In), 정전용량콘덴서(4a1-4an)의 일측 및 앤드게이트(2a1-2an)에 입력에 각기 공통접속하여, 정전용량 콘덴서(4a1-4an)의 다른측은 접지하고, 정전류(Ifef, I1-In)에는 전원(Vdd)을 인가하고, 상기 엔드게이트(2a1-2an)의 출력단자에서 출력신호(out1-outn)을 얻도록 구성한 것으로, 이와 같이 구성된 본 고안의 작용효과를 제2도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
제2도의 파형도에서와 같이 콘트롤신호가 고전위로 인가되며, 그 고전위신호에 의해 엔모오스 트랜지스터(5)가 도통되고, 상기 고전위신호를 인버터(In)에서 저전위신호로 반전되므로 엔모오스 트랜지스터(3a1-3an)가 오프된다.
따라서, 이때 기준저항(6)을 통하는 전류에 의해 기준정전류(Iref)가 공급되고, 이 기준정전류(Iref)에 상관되는 정전류(I1,I2,…In)가 만들어져 정전용량 콘덴서(4a1-4an)에 각각 충전되며, 이때 제2도의 파형도에서와 같이 콘덴서(4a1-4an)의 정전용량 전압(V1-Vn)은 증가하는데, 이는 하기와 같은 식에 의해 시간에 일차적인 함수가 되어 직선이 된다.
(여기서 Q는 전하량, C는 정전용량, V는 정전압, I는 정전류, t는 시간) 여기서, 앤드게이트(2a1-2an)의 로직 드레스홀드 전압이 Vt라고 하면, 상기 콘덴서(4a1-4an)의 정전용량 전압(V1-Vn)이 그 드레시홀드전압(Vt)보다 높게되는 시간(t0-tn)에서 앤그게이트(2a1-2an)로 부터 고전위의 출력신호(out1-out2)가 출력된다.
이때 상기의 식에서 알수 있듯이 정전류(I)와 정전용량(C)를 가변시킴으로써 사용목적에 따른 지연시간을 쉽게 얻을 수 있게 된다. 즉, 기준저항(6)을 조절하여 기준정전류(Iref)을 얻고, 이 기준정전류(Iref)에 의해 각각의 정전류(I1-In)를 얻으므로 해서 기울기가 각각 다른 정전용량 전압(V1-Vn)을 얻고, 이에 따라 지연시간이 각각 다른 출력(out1-out2)를 얻을 수 있다.
한편, 시간(te)에서 콘트롤 신호가 저전위로 되면, 그 저전위신호에 의해 앤드게이트(2a1-2an)의 출력신호(out1-outn)는 모두 저전위로 되고, 또한 상기 저전위신호에 의해 엔모오스 트랜지스터(5)가 오프됨과 아울러 그 저전위신호가 인터버(I1)에서 고고전위신호로 반전되므로 엔모오스 트랜지스터(3a1-3an)가 도통되며, 이에따라 콘덴서(4a1-4an)의 정전용량 전압(V1-Vn)이 그 엔모오스 트랜지스터(3a1-3an)를 통해 방전된다.
이상에서 상세히 설명한 바와같이, 본 고안은 저항과 정전용량 콘덴서를 이용하여 정전류를 만들어 임의로 지연시간을 조절할 수 있기 때문에 다수개의 지연시간을 필요로 하는 회로에 쉽게 응용할 수 있는 효과가 있다.
Claims (1)
- 콘트롤신호를 게이트에 인가받아 기준 정전류(Iref)를 공급하는 엔모오스 트랜지스터(5)와, 상기 기준점 전류(Iref)에 상관되는 정전류(I1-In)를 각기 다른 기울기로 충전하여 정전용량전압(V1-Vn)을 출력하는 정전용량 콘덴서(4a1-4an)와, 상기 콘트롤신호를 반전하는 인버터(1) 및 그 인버터(1)의 출력신호를 게이트에 인가받아 상기 정전용량 콘덴서(4a1-4an)의 방전통로가 되는 엔모오스 트랜지스터(3a1-3an)와, 상기 정전용량 콘덴서(4a1-4an)의 정전용량전압(V1-Vn)을 상기 콘트롤신호와 각기 앤드조합하여 출력신호(out1-outn)로 출력하는 앤드게이트(2a1-2an)로 구성하여 된 것을 특징으로 하는 지연시간 조정회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900004510U KR930004308Y1 (ko) | 1990-04-13 | 1990-04-13 | 지연시간 조정회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900004510U KR930004308Y1 (ko) | 1990-04-13 | 1990-04-13 | 지연시간 조정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910019094U KR910019094U (ko) | 1991-11-29 |
KR930004308Y1 true KR930004308Y1 (ko) | 1993-07-10 |
Family
ID=19297623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900004510U KR930004308Y1 (ko) | 1990-04-13 | 1990-04-13 | 지연시간 조정회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930004308Y1 (ko) |
-
1990
- 1990-04-13 KR KR2019900004510U patent/KR930004308Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910019094U (ko) | 1991-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
JP2587318B2 (ja) | 温度自動補償一定時間遅延回路 | |
US6624679B2 (en) | Stabilized delay circuit | |
US3988617A (en) | Field effect transistor bias circuit | |
ATE77516T1 (de) | Integrierte schaltung mit regelbarem oszillator und von der speisespannung unabhaengiger frequenz. | |
EP0129580A1 (en) | Clock pulse-shaping circuit | |
JPS62219813A (ja) | デジタル信号用mosfet集積遅延回路 | |
JPH043110B2 (ko) | ||
US4017741A (en) | Dynamic shift register cell | |
US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
US4812687A (en) | Dual direction integrating delay circuit | |
US4388536A (en) | Pulse generator for IC fabrication | |
US4894560A (en) | Dual-slope waveform generation circuit | |
KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
US4260959A (en) | FET Relaxation oscillator with reduced sensitivity to supply voltage and threshold variations | |
US4717845A (en) | TTL compatible CMOS input circuit | |
US6614278B2 (en) | Pulsed signal transition delay adjusting circuit | |
JP2743853B2 (ja) | 電流源回路 | |
KR930004308Y1 (ko) | 지연시간 조정회로 | |
US5130570A (en) | Constant-current integrated power supply | |
US4897559A (en) | Variable clock delay circuit utilizing the R-C time constant | |
JPH0246588A (ja) | 中間レベル発生回路 | |
JP2874613B2 (ja) | アナログ遅延回路 | |
WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
US5367203A (en) | System for determining the time at which an analog voltage crosses a voltage threshold |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030620 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |