KR930003011Y1 - 콘트라스트 조절기능을 갖는 광대역 증폭기 - Google Patents

Abstract

내용 없음.

Description

콘트라스트 조절기능을 갖는 광대역 증폭기

제1도는 종래의 피킹형 광대역 증폭기 회로도.

제2도는 제1도에 도시된 피킹형 광대역 증폭기에서 캐패시터 값에 따른 이득대주파수 특성도.

제3도는 본 고안에 따른 콘트라스트 조절기능을 갖는 광대역 증폭기 회로도.

제4a,b도는 제3도에 도시된 증폭기의 동작상태 설명을 위한 회로도.

제5도는 제3도에 도시된 콘트라스트 조절기능을 갖는 광대역 증폭기의 시뮬레이션 결과 파형도.

* 도면의 주요부분에 대한 부호의 설명

200 : 비데오 입력신호 201∼229 : 트랜지스터

R1∼R20 : 저항

본 고안은 광대역 증폭기(Wide-Band Amplifier)에 관한 것으로, 특히 이득(Gain)을 외부에서 조절가능토록 함은 물론 광대역 주파수 특성을 갖도록한 콘트라스트(Contrast)조절기능을 갖는 광대역 증폭기에 관한 것이다.

종래의 기술구성은 제1도에 도시된 바와같이 비데오 입력신호(100)가 베이스로 인가되는 트랜지스터(101)의 컬렉터에는 전원전압(Vcc)이 인가되며 에미터는 저항(R1)을 거쳐 접지됨과 동시에 트랜지스터(103)의 베이스에 인가되고, 상기 트랜지스터(103)의 에미터는 일단이 접지된 저항(R2)과 콘덴서(C1)에 연결되며 컬렉터는 트랜지스터(104)(105)의 에미터에 연결되고, 트랜지스터(105)의 컬렉터는 저항(R3)을 통해 전원전압(Vcc)이 인가됨과 동시에 비데오 신호 출력단(106)에 연결된다.

또한 상기 트랜지스터(104)(105)의 베이스는 바이어스 콘트롤부(107)에 연결된 구성이다.

이때 저항(R3)은 저항(R2)과 함께 트랜지스터(103)의 이득을 정하는 기능을 한다.

한편, 제1도에 도시된 종래의 광대역 증폭기는 피킹형(Peaking type)인데, 이외에도 광대역 증폭기를 구성하는 방법으로 부궤환형(Negative Feedback type), 캐스코드형(Cascode type), 베이스-컬렉터 캐패시턴스 뉴트럴라제이션형(Base-Collector Capacitance Neutralization type)등이 있다.

이하 제1도에 도시된 피킹형 광대역 증폭기의 동작상태를 설명하면 다음과 같다.

제1도에서 NPN트랜지스터(101)의 베이스로 입력된 비데오 신호(100)는 트랜지스터(101)에 의해 버퍼링(Buffering)되어 트랜지스터(103)의 베이스로 입력되고, 트랜지스터(103)는 공통 에미터(Common-Emmiter)로 동작하면서 에미터에 연결된 저항(R2)과 콘덴서(C1)에 의해 피킹형 증폭기로 동작하고 있다.

이때 이득은 저항(R2)(R3)과 콘덴서(C1)에 의해 결정되고, 이 이득은 다시 바이어스 콘트롤부(107)에 의해 구동되는 트랜지스터(104, 105)에 의해 조절된다.

특히 콘덴서(C1)에 따라 피킹정도가 결정되는데 콘덴서(C1)의 값 변화에 따른 특성을 SPICE 시뮬레이션한 결과는 제2도에 도시된 바와같다.

그러나 이와같은 종래의 피킹형 증폭기는 높은 주파수 대역에서 피드백을 감소시킴으로서 피드백 증폭기의 주파수 특성은 개선할수 있지만, 이득-밴드쪽(Cain-Band Width), 즉, G·F-3dB값을 증가시킬 수 없을뿐 아니라 피킹 증폭기에서는 저항(R2)과 피킹 콘덴서(C12) 및 트랜지스터(103)와 같은 소자들의 특성편차 때문에 피킹 특성을 정확히 맞추기가 어려운 문제점 있었다.

이에따라 본 고안은 상기한 문제점을 제거하기 위한 것으로써, 제3도에 도시된 바와같이 NPN트랜지스터(201~204)와 저항(R1∼R4, R13)은 바이어스를 위한 전류원(Current Source)을 구성하고 있으며, 트랜지스터(202,203)의 컬렉터는 입력단 버퍼 트랜지스터(205)(213)의 에미터에 연결되어 있고, 입력신호(200)는 버퍼 트랜지스터(205,213)의 베이스로 들어가 에미터로 출력되어 차동증폭기의 트랜지스터(207,208) 베이스로 각자 입력되고, 트랜지스터(207,208)의 에미터는 서로 묶여 전류원의 트랜지스터(206)의 컬렉터에 연결되고 트랜지스터(206)의 에미터는 저항(R5)을 거쳐 접지되어 있다.

또한 트랜지스트(207,208)의 컬렉터는 각각 감쇄기(Attenuator)로 동작하는 트랜지스터(209,210)(211,212)의 에미터에 연결되고, 트랜지스터(210,211)의 컬렉터는 공통으로 저항(R12)에 트랜지스터(209,212)의 컬렉터는 각각 저항(R11, R10)을 거쳐 저항(R12)에 연결된후 전원전압(Vcc)단에 연결되고, 트랜지스터(209,212)의 컬렉터에서 출력신호를 뽑아내어 출력 버퍼 트랜지스터(222,223)의 베이스에 연결하고, 트랜지스터(222,223)의 에미터는 기생 캐패시턴스(Parasitic Capacitance)보상회로의 트랜지스터(220,221)의 베이스에 연결되고, 트랜지스터(220,221)의 컬렉터는 각각 트랜지스터(222,223)의 베이스에 연결되고, 트랜지스터(220,221)의 에미터는 보상 캐패시터를 구성하는 트랜지스터(218,219)의 컬렉터에 각각 연결하고, 트랜지스터(218,219)의 베이스와 에미터는 함께 연결되어 있고, 트랜지스터(214,215)와 저항(R6, R7)은 보상회로 바이어스를 위한 전류원이다.

또한 트랜지스터(216,217), 저항(R8, R9)은 출력단 버퍼를 바이어스 하기 위한 전류원이다.

저항(R14,R15)과 다이오드(224,225)는 직렬로 연결되어 트랜지스터(226)의 베이스에 바이어를 공급하고, 트랜지스터(226)의 콜렉터는 트랜지스터(227,229)의 콜렉터와 묶여 저항(R21)을 통해 전원전압(Vcc)에 연결되고, 트랜지스터(227,228)의 에미터는 묶여 일단이 접지된 저항(R17)에 연결되고 있다.

트랜지스터(226)의 에미터는 트랜지스터(227)의 베이스와 일단이 접지된 저항(R16)에 연결되고, 트랜지스터(228)의 베이는 트랜지스터(229)의 에미터와 저항(R18)에 연결되고, 트랜지스터(229)의 베이스는 저항(R19,R20)에 연결되고, 저항(R20)을 거쳐 외부 조절전압(Vc)에 연결하고, 저항(R19)을 건너서는 Vcc에 연결한다.

트랜지스터(227)(228)의 베이스를 각각 감쇄기를 구성하는 트랜지스터(210,211)의 베이스와 트랜지스터(209,212)의 베이스에 연결된 구성으로써, 동작상태 및 작용효과를 상세히 설명하면 다음과 같다.

우선 본 고안의 기본 개념은 트랜지스터의 기생접합 캐패시턴스를 보상하여 앰플리파이어의 대역폭을 증가시키는 것으로. 제4a도에 도시된 바와같이 회로내 임의의 노드에서 출력 임피던스를 R1 트랜지스터의 기생 캐패시턴스를 C라고 하면 저주파수 대역 전압 이득이고, 3dB 대역폭이고, 이득-대역폭의 곱이다.

위식에서 대역폭을 증가시키는 요소는 출력 임피던스(R)와 기생캐패시턴스(C)인데 이중 출력 임퍼던스(R)는 대역폭을 증가시키지만 이득-대역폭의 곱은 증가시키지 못하는 반면 기생 캐패시턴스(C)는 대역폭과 이득-대역폭의 곱을 동시에 증가시킬 수 있다. 따라서 기생캐패시턴스(C)를 보상하여 주파수 대역폭을 개선할 수 있다. 즉, 제4b도와 같이 보상 캐패시턴스(Cc)를 추가했을때 저주파수 전압이득 G=GO, 3dB 대역폭 이득-대역폭곱을 각 얻을 수 있는데, 이는 보상 캐패시턴스(Cc)에 의해 3dB 대역폭과 이득-대역폭곱 GB가 증가됨을 나타낸다.

이상과 같은 개념을 가지고 본 고안의 동작상태를 설명하면, 입력신호(200)는 버퍼 트랜지스터(213,205)를 거쳐 차동 증폭기의 트랜지스터(207,208)애 입력되어 증폭된 다음 출력버퍼 트랜지스터(222,223)의 에미터에서 출력신호(Vout,Vout)를 얻는다.

출력신호는 다시 기생 캐패시턴스 보상회로의 트랜지스터(220,221)베이스로 입력되어 보상 캐패시터로 작용하는 트랜지스터(218,219)의 출력신호에 비례하는 보상 전류를 흘림으로서 신호겅로에서 생기는 기생 캐패시턴스(C)를 상쇄하는 보상 캐패시턴스(Cc)를 발생하게 한다.

이때 출력에서 생기는 기생 캐패시턴스에 흐르는 출력 전류와 보상전류의 크기와 위상 차이를 일치시켜 출력기생 캐패시턴스를 제거하게 된다.

한편 본 고안에 의한 와이드 밴드 앰플리파이어의 전달함수(Tronsfer Function) Vo/Vin를 계산하여 보면,

위식에서 Po는 출력노드에서 폴(Pole)로서,이다.

이식에서 보상 캐패시턴스(Cc)를로 설계하면 출력노드의 풀이 높은 주파수 대역으로 이동함을 의미한다.

이에 대한 SPICE 시뮬레이션 결과가 제5도와 같은데 피킹형에 비해 대역폭이 월등히 증가했음을 보여주고 있다.

이와같이 바이어스 콘트롤 회로 부분에서 외부 가변전압(Vc)을 0V∼12V가변시켜 이득조절 전압(VA)을 +1.3Vt에서~-1.3Vt로 한다음 트랜지스터(209.212)(210,211)의 베이스에 가해져 증폭기의 이득을 조절한다.

따라서, 본 고안은 SPICE 시뮬레이션에서 볼수 있듯이 기생 캐패시턴스 성분을 상쇄하는 보상 캐괘시턴스를 이용하여 대역폭은 물론 이득-대역폭곱, GB를 동시에 증가시키므로 기존 통용되고 있는 어떤 광대역 증폭기 보다 우수한 주파수 특성을 갖는다.

Claims (1)

1. 버퍼 트랜지스트를 통해 입력되는 비데오 신호를 증폭하는 차동증폭기와, 바이어스 콘트롤 회로의 외부 가변전압에 따라 감쇄기 역활을 하여 상기 차등증폭기의 이득을 조절하는 감쇄기 회로와, 상기 차등증폭기에서 증폭된 비데오 신호를 출력하는 출력버퍼 트랜지스터와, 상기 출력 버퍼 트랜지스터로 부터 출력되는 신호를 입력받아 보상전류를 흘려 출력단의 기생캐패시턴스를 상쇄하는 기생캐패시턴스 보상회로를 포함하여 구성된 것을 특징으로 하는 콘트라스 조절기능을 갖는 광대역 증폭기.