KR930002598B1

KR930002598B1 - 텔레비젼의 백색 잡음 감쇄회로

Info

Publication number: KR930002598B1
Application number: KR1019900003839A
Authority: KR
Inventors: 조현덕
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1990-03-21
Filing date: 1990-03-21
Publication date: 1993-04-03
Also published as: KR910017837A

Abstract

내용 없음.

Description

텔레비젼의 백색 잡음 감쇄회로

제1도는 종래의 백색 잡음 제거회로도.

제2도는 본 발명에 따른 블럭도.

제3도는 제1도중 필드 화소차 검출부(20)의 구체 회로도.

제4도는 제1도를 프레임 화소차 검출부(30)의 구체 회로도.

제5도는 제1도중 에지 검출부(70)의 구체 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 하이 패스 필터 20 : 필드 화소차 검출부

30 : 프레임 화소차 검출부 40 : 제어부

50 : 로우 패스 필터 60 : 에지 보상부

70 : 에지 검출부 80 : 딜레이부

SW1 : 스위치

본 발명은 텔레비젼의 백색 잡음 제거회로에 관한 것으로서 특히 신호 레벨이 미약할때 화면상에 나타나는 백색 잡음을 감쇄시켜 선명한 화질을 유지할 수 있는 백색 잡음 감쇄회로에 관한 것이다.

일반적으로 텔레비젼 및 그 관련기기에 있어서 신호 레벨이 미약할때 화면상에 백색 잡음이 나타나게 된다.

그러므로 종래에는 일본국 일간공업신문사에 발행한 TV화상의 다차원 신호처리"의 189쪽 내지 191쪽에서 보는 바와 같이 n매의 동일화상을 가산하여 평균을 구하여진 신호 각각에 대하여 잡음전력은 1/n로 된다. 다만 동화상부에서는 그의 각각 가산한 것만이 흐트러지게 되어 가산한것의 적응적 처리가 필요하다. 실제에서는 제1도(a)에 도시한 바와 같이 1매의 프레임메모리에 의해 재귀형 디지탈필터에 의해 구성된다. 그의 전달함수 H(u)는 제1도(a)의 프레임지연 연산자를 u^-1로 하여 H(u)=(1-K)/(1-Ku^-1)가 된다.

그래서 그의 전달함수를 전개하면, H(u)=(1-K)(1+Ku^-1+K¹uK向u猷詵贅)와 같이 과거의 화상에 가산할 수 있는 것이 이해된다. 정지부에서는 K→1로서 잡음이 감소되고, 동화부에서는 K→O로서 이전프레임의 영향을 작게하여 흐려지는 것을 피할수 있다. 그의 흐려지는 것을 잔상의 허용한계의 범위로 하는 것은 중요하다. 또한 K의 정의는 동적응주사선등에서 역으로 되어 있는것에 주의 하여야 한다. 상기 H(u)=(1-K)/(1-Ku^-1)의 전달함수를 서식하여 시간함수로 치환하면 Y_i=(1-K)X)+KY_i-1이 된다. 여기서 X_i는 입력신호, Y_i잡음감소회로출력, Y_i-1는 하나의 이전 프레임 출력이다. 그것에 기초한 회로가 제1도(a)에 도시되어 있으며 움직임의 크고 작음을 검출하여 K를 변화시킨다. 그의 검출은 ｜X_i-Y_i-1｜ 에 의해 행해진다. 즉 K는 (X_i-Y_i-1)로 되어 있다.

또한 K와 승산이 불필요한 방법도 있으므로 Y_i=X_i-K(X_i-Y_i-1)로 변할 수도 있다. K는 (Xi-Yi-1)의 함수로 되어 있어 K(X_i-Y_i-1)도 (X_i-Y_i-1)의 함수로 된다. 따라서 제1도(b)와 같이 구성할 수 있다. K(X_i-Y_i-1)의 함수형대는 롬(ROM)에 입력시켜두고 ｜X_i-Y_i-1｜ 가 큰 경우에는 K→O로 되어 있고, 제1도(b)와 같이 ｜X_i-Y_i-1｜ 가 작은 경우에는 K→1이 된다. 상기 제1도(a)의 구성과 달리 승산회로가 불필요한 것이 특징이다.

상기와 같은 종래의 잡음제거회로는 백색 잡음이 완전하게 제거되지 않아 화면에 화상이 이중으로 나타나게 되어 화질이 떨어지는 문제점이 있었다.

본 발명의 목적은 영상처리장치에서 신호 레벨이 미약할때 화면상에 나타나는 백색 잡음을 감쇄시켜 선명한 화질을 유지할 수 있는 백색 잡음 감쇄회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 비디오신호를 입력하여 고역 주파수를 통과시키는 하이 패스 필터와, 상기 하이패스필터에서 필터링된 신호를 입력하여 한 필드의 각 라인 화소차의 평균이 소정 기준 레벨이상을 넘는가를 검출하여 한 필드 각 라인의 갯수가 일정한 라인 갯수 이상인지를 판단하여 필드 화소차를 검출하는 필드 화소차 검출부와, 상기 비디오신호를 입력하여 프레임간 각 화소의 평균값이 소정 기준 레벨을 넘는가를 판단하여 프레임 화소차를 검출하는 프레임 화소차 검출부와, 상기 필드 화소차 검출부의 출력신호와 상기 프레임 화소 평균 검출부의 출력신호를 입력하여 스위칭 제어신호를 발생하는 제어부와, 비디오신호를 입력하여 저역부분만 통과시키는 로우 패스 필터와, 비디오신호를 입력하여 소정 레벨 이상을 에지로 판단하여 에지 부분을 검출하는 에지 검출부와, 상기 로우 패스 필터에서 필터링된 신호를 입력하여 상기 에지 검출부에 의해 에지를 보상하는 에지 보상부와, 비디오신호를 입력하여 지연 출력하는 딜레이부와, 상기 제어부의 스위칭 제어신호에 의해 상기 에지 보상부의 출력신호나 딜레이부의 출력신호를 선택 출력하는 스위치로 구성함을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 블럭도로서, 비디오신호를 입력하여 고역주파수만을 필터링 하여 통과시키는 하이 패스 필터(10)와, 상기 하이 패스 필터(10)에서 필터링된 신호를 입력하여 한 필드의 각 라인 화소차의 평균이 소정 기준 레벨 이상을 넘는가를 검출하여 한 필드 각 라인의 갯수가 일정한 라인 갯수 이상인지를 검출하는 필드 화소차 검출부(20)와, 비디오신호를 입력하여 프레임간 각 화소의 평균값이 소정 기준 레벨을 넘는가를 검출하는 프레임 화소차 검출부(30)와, 상기 필드 화소차 검출부(30)의 출력신호와 상기 프레임 화소차 검출부(30)의 출력신호를 입력하여 스위칭 제어신호를 발생하는 제어부(40)와, 비디오신호를 입력하여 저역 부분만 통과시키는 로우 패스 필터(50)와, 비디오신호를 입력하여 소정 레벨 이상을 에지로 판단하여 에지 부분을 검출하는 에지 검출부(70)와, 상기 로우 패스 필터(50)에서 필터렁된 신호를 입력하여 상기 에지 검출부에 의해 에지를 보상하는 에지 보상부(60)와, 비디오신호를 입력하여 지연 출력하는 딜레이부(80)와, 상기 제어부(40)의 출력신호에 의해 상기 에지 보상부(60)의 출력신호나 딜레이부(80)의 출력신호를 선택 출력하는 스위치(SW1)로 구성된다.

상기 구성에 의거 본 발명을 제1도를 참조하여 설명한다.

입력단자(P)를 통해 비디오신호를 입력하는 하이 패스 필터(10)는 필터링하여 고역 주파수를 추출하여 출력한다. 상기 하이 패스 필터(10)에서 필터링된 고역주파수를 입력하는 필드 화소차 검출부(20)는 각 라인의 화소차 평균이 소정 기준 레벨이 넘는가를 검출하고 한 필드내에서 각 라인의 갯수가 드레쉬 홀드값을 넘는가를 검출한다. 비디오신호를 입력단자(P)를 통해 입력하는 프레임 화소차 검출부(30)는 전 프레임과 각 화소 단위로 차분을 구하여 합한 다음 전체 화소수 만큼 나눈값이 일정한 드레쉬 홀드값을 넘는가를 검출한다. 상기 필드 화소차 검출부(20)의 출력신호와 프레임 화소차 검출부(30)의 출력신호를 입력하는 제어부(40)는 스위치(SW1)의 스위칭 제어신호를 발생한다.

또한 비디오신호를 입력하는 로우 패스 필터(50)는 필터링하여 저역 주파수를 추출하게 된다. 비디오신호를 입력하는 에지 검출부(70)는 비디오신호의 고역 주파수를 제거한 후 소정 레벨 이상 신호가 검출되면 에지 신호로 판단한다. 상기 로우 패스 필터(50)에서 필터링된 신호를 입력하는 에지 보상부(60)는 상기 에지검출부(70)에서 검출된 신호에 의해 에지를 보상하여 출력한다. 비디오신호를 입력하는 딜레이부(80)는 비디오신호를 딜레이시켜 출력한다. 이때 상기 에지 보상부(60)의 출력단과 딜레이부(80)의 출력단이 연결되는 스위치(SW1)는 상기 제어부(40)의 출력신호에 의해 에지 보상부(60)의 출력이나 딜레이부(80)의 출력을 선택 스위칭하게 된다. 여기서 상기 필드 화소차 검출부(20)와 프레임 화소차 검출부(30)의 출력신호가 모두 하이 경우에만 상기 제어부(40)에서 스위치(SW1)을 제어하여 상기 에지 보상부(60)의 출력신호를 스위칭 출력한다.

제3도는 제2도중 필드 화소차 검출부(20)의 구체 회로도로서 하이 패스 필터(10)에서 필터링된 비디오신호를 입력하여 한 화소를 딜레이시켜 출력하는 화소 딜레이(21)와, 상기 하이 패스 필터(10)에서 필러링된 비디오신호와 상기 화소 딜레이(21)에서 딜레이된 신호를 입력하여 상기 두 신호를 감산 출력하는 감산기(22)와, 상기 감산기(22)에서 감산된 신호를 절대값으로 취하기 위한 절대치기(23)와, 상기 절대치기(23)로 부터 출력된 절대값을 입력하여 수평 동기신호가 입력될때까지 가산하는 제1가산기(24)와, 상기 제1가산기(24)에서 가산된 값을 한 라인의 총 화소수로 디바이더하는 디바이더(25)와, 상기 디바이더(25)에서 디바이더된 값을 입력하여 드레쉬 홀드값과 비교출력하여 라인간의 화소차를 검출하는 비교기(26)와, 상기 비교기(26)에서 출력된 값을 입력하여 수직동기신호가 입력될 때까지 가산하는 제2가산기(27)와, 상기 제2가산기(27)에서 가산된 값을 입력하여 드레쉬 홀드값과 비교출력하여 필드간의 화소차를 검출하는 제2비교기(28)로 구성된다.

상기 구성에 의거 본 발명을 제3도를 참소하여 설명하면, 제2도의 하이 패스 필터(10)로 부러 출력된 신호가 입력단자(P1)를 통해 입력되면 화소딜레이(21)는 1화소를 딜레이시켜 출력한다.

상기 화소딜레이(21)에서 딜레이된 신호와 상기 입력단자(P1)로 입력된 신호를 입력하는 감산기(22)는 감산하여 각 라인의 화소차를 검출하여 출력한다. 상기 감산기(22)에서 출력된 각 라인의 화소차신호를 입력하는 절대치기(23)는 상기 각 라인의 화소차 값을 절대값으로 변화시켜 출력한다. 상기 절대치기(23)에서 출력된 절대값을 입력하는 제1가산기(24)는 입력단자(P2)로 다음 수평 동기 신호가 입력될때까지 각 라인별로 화소차 값을 가산한다. 상기 제1가산기(24)는 다음 수평 동기 신호가 입력되면 리세트 된다. 상기 제1가산기(24)에서 각 라인별로 가산된 값을 입력하는 디바이더(25)는 한 라인의 총 화소수로 디바이더하여 화소차의 평균값을 각 라인별로 출력한다. 상기 디바이더(25)에서 디바이더된 화소차의 평균값을 입력하는 제1비교기(26)는 소정의 드레쉬 홀드값과 비교하여 각 라인별로 출력하게 되는데 이때 드레쉬 홀드값과 비교하여 각 라인별로 출력하게 되는데 이때 드레쉬 홀드값(TH1) 보다 작은 경우에 상기 제1비교기(26)는로우신호를 출력하고 드레쉬 홀드값보다 큰 경우에는 하이신호를 출력한다. 상기 내용을 수식으로 표현하면 아래 식 [1]과 같다.

i : 각 라인의 화소번호 N : 한 라인의 총 화소수

P(i) : 각 라인의 딜레이 전의 화소수

TH1 : 한 라인의 드레쉬 홀드 화소수

P(i-1) : 각 라인의 딜레이된 화소수

상기 제1비교기(26)에서 출력된 신호를 입력하는 제2가산기(27)는 입력단자(P3)로 수직동기신호가 입력될때까지 드레쉬 홀드값(TH1)을 넘는 각 라인의 총수를 가산한다. 상기 제2가산기(27)는 수직동기신호가 입력되면 리세트 된다. 상기 제2가산기(27)에서 가산한 라인수를 입력하는 제2비교기(28)는 드레쉬 홀드값(THN)과 비교하여 출력하게 되는데 이때 드레쉬 홀드값(THN)보다 작은 경우에 상기 제2비교기(28)는 로우신호를 출력하고 드레쉬 홀드 라인보다 큰 경우에는 하이신호를 출력하게 되며 이때 이를 수식으로 표현하면 아래 식 [2]와 같다.

j : 한 필드의 라인번호 THN : 드레쉬 홀드 라인 갯수

M : 한 필드의 총 라인수 Cj=1

제4도는 제2도중 프레임 화소차 검출부(30)의 구체 회로도로서, 비디오신호를 입력하여 한 프레임의 화소를 딜레이시켜 출력하는 프레임 딜레이부(31)와, 상기 프레임 딜레이부(31)의 한 프레임 딜레이된 신호와 비디오신호를 입력하여 상기 두 신호의 차를 출력하는 감산기(32)와, 상가 감산기(32)에서 감산된 신호차를 절대값으로 취하기 위한 절대치기(33)와, 상기 절대치기(33)에서 절대화된 값을 입력하여 수평 동기신호가 입력될때까지 가산하는 제3가산기(34)와, 상기 제3가산기(34)에서 가산된 값을 한 라인의 총 화소수로 디바이더하는 디바이더(35)와, 상기 디바어더(35)에서 디바이더된 평균값을 입력하여 수직동기신호가 입력될때까지 각 프레임별 화소차 값을 가산하는 제4가산기(36)와, 상기 제4가산기(36)에서 가산된 값을 입력하여 한 필드의 총 라인수로 디바이더하는 디바이더(37)와, 상기 디바이더(37)에서 디바이더된 값을 입력하여 기준 드레쉬 홀드 라인 갯수와 비교하여 프레임간의 화소차를 검출하는 제3비교기(38)로 구성된다.

상기 구성에 의거 본 발명을 제4도를 참조하여 설명하면 입력단자(P)를 통해 입력된 비디오신호를 입력하는 프레임 딜레이(31)는 한 프레임의 화소를 딜레이시켜 출력한다. 상기 프레임 딜레이(31)에서 딜레이된 신호와 상기 입력단자(P)로 입력된 신호를 입력하는 감산기(32)는 감산하여 상기 두 신호간의 차를 출력한다.

상기 감산기(32)에서 감산된 신호차는 절대치기(33)에 의해 절대값을 취하게 된다. 상기 절대치기(33)에서 절대값을 취한 신호를 입력하는 제3가산기(34)는 입력단자(P4)로 수평 동기 신호가 입력될때까지 각라인별로 화소차 값을 가산한다. 상기 제3가산기(34)에서 각 라인별로 가산된 값을 입력하는 디바이더(35)는 한 라인의 총화소수로 디바이더하여 화소차의 평균값을 각 라인별로 출력한다.

상기 디바이더(35)에서 디바이더된 평균값을 입력하는 제4가산기(36)는 입력단자(P5)로 수직동기가 입력될때까지 각 프레임별 화소차 값을 가산한다. 상기 제4가산기(36)에서 가산된 값을 입력하는 디바이더(37)는 한 필드의 총 라인수로 디바이더 하여 출력한다. 상기 디바이더(37)에서 디바이더된 값을 입력하는 제3비교기(38)는 일정 드레쉬 홀드값(TH2)과 비교하여 출력하게 되는데 이때 상기 디바이더(37)에서 디바이더된 값이 드레쉬 홀드값보다 큰 경우에 상기 제3비교기(38)는 하이신호를 출력하여 프레임 화소차를 검출하여 이와 같이 검출되는 과정을 식으로 표시하면 하기 식 [3]과 같다.

M : 한 필드의 총 라인수 Pf : n번째 필드

N : 한 라인의 총 화소수 Pf : n+2번째 필드

i : 각 라인의 화소번호 j : 한 필드의 라인번호

TH2 : 한 필드의 드레쉬 홀드값

제5도는 제2도중 에지 검출부(70)의 구체 회로도서 비디오신호를 입력하여 1H 딜레이시키는 딜레이(71)와, 비디오신호를 입력하여 저역 주파수만을 필터링하여 통과시키는 로우 패스 필터(72)와, 상기 딜레이(71)에서 1H 딜레이된 신호와 상기 로우 패스 필터(72)에서 필터링된 신호를 입력하여 상기 두 신호의 차를 출력하는 감산기(73)와, 상기 감산기(73)에서 감산된 신호를 입력하여 절대화시키기 위한 절대치기(74)와, 상기 절대치기(74)에서 절대화된 신호를 입력하여 드레쉬 홀드값과 비교하여 에지를 검출하는 제4비교기(75)로 구성된다.

상기 구성에 의거 본 발명을 제4도를 참조하여 설명하면 입력단자(P)를 통해 입력된 비디오신호가 딜레이(71)로 입력되어 1H 지연되어 출력한다. 또한 입력단자(P)를 통해 입력된 비디오신호가 로우 패스 필터(72)를 통해 필터링되어 출력한다.

상기 딜레이(71)에서 1H 지연된 신호가 상기 로우 패스 필터(72)에서 필터링된 신호를 입력하는 감산기(73)는 감산하여 상기 두 신호의 차 값을 출력한다. 상기 감산기(73)에서 감산된 값을 입력하는 절대치기(74)는 절대화시켜 출력한다. 상기 절대치기(74)에서 절대화된 값을 입력하는 제4비교기(75)는 드레쉬 홀드값과 비교하여 상기 절대치기(74)에서 절대화된 값이 드레쉬 홀드값보다 큰 경우에 하이신호를 출력하여 에지 부분임을 검출한다.

상술한 바와 같이 한 필드내의 화소차와 한 프레임내의 화소차를 검출하여 에지 보상된 신호를 출력함으로서 화이트 노이즈를 감쇄시켜 방송신호가 미약한 지역에서도 선명한 화질을 시청할 수 있는 이점이 있다.

Claims

텔레비젼의 백색 잡음 감쇄회로에 있어서, 비디오신호를 입력하여 고역주파수만을 통과시키는 하이 패스 필터(10)와, 상기 하이 패스 필터(10)에서 필터링된 신호를 입력하여 한 필드의 각 라인 화소차의 평균이 조정 기준 레벨 이상을 넘는가를 검출하여 한 필드 각 라인의 갯수가 일정한 라인 갯수 이상인지를 판단하여 필드 화소차를 검출하는 화소차 검출부(20)와, 비디오신호를 입력하여 프레임간 각 화소의 평균값이 소정 기준 레벨을 넘는가를 판단하여 프레임 화소차를 검출하는 프레임 화소차 검출부(30)와, 상기 필드 화소차 검출부(20)의 출력신호가 상기 프레임 화소차 검출부(30)의 출력신호를 입력하여 스위칭 제어신호를 발생하는 제어부(40)와, 비디오신호를 입력하여 저역 부분만 통과시키는 로우 패스 필터(50)와, 비디오신호를 입력하여 소정 레벨 이상을 에지로 판단하여 에지 부분을 검출하는 에지 검출부(70)와, 상기 로우 패스필터(50)에서 필터링된 신호를 입력하여 상기 에지 검출부에 의해 에지를 보상하는 에지 보상부(60)와, 비디오신호를 입력하여 지연 출력하는 딜레이부(80)와, 상기 제어부(40)의 스위칭 제어신호에 의해 상기 에지보상부(60)의 출력신호나 딜레이부(80)의 출력신호를 선택 출력하는 스위치(SW1)로 구성함을 특징으로 하는 백색 잡음 감쇄회로.
제1항에 있어서, 상기 필드 화소차 검출부(20)는 상기 하이 패스 필터(10)에서 필터링된 비디오신호를 입력하여 한 화소를 딜레이시켜 출력하는 화소 딜레이(21)와, 상기 하이 패스 필터(10)에서 필터링된 비디오신호와 상기 화소 딜레이(21)에서 딜레이된 신호를 입력하여 상기 두 신호를 감산 출력하는 감산기(22)와, 상기 감산기(22)에서 감산된 신호를 절대값으로 취하기 위한 절대치기(23)와, 상기 절대치기(23)에서 절대화된 값을 입력하여 수평 동기신호가 입력될때까지 가산하는 제1가산기(24)와, 상기 가산기(24)에서 가산된 값을 한 라인의 총 화소수로 디바이더하는 디바이더(25)와, 상기 디바이더(25)에서 디바이더된 값을 입력하여 드레쉬 홀드값과 비교출력하여 라인간의 화소차를 검출하는 비교기(26)와, 상기 비교기(26)에서 출력된 값을 입력하여 수직동기신호가 입력될 때까지 가산하는 제2가산기(27)와, 상기 제2가산기(27)에서 가산된 값을 드레쉬 홀드값과 비교출력하여 필드간의 화소차를 검출하는 제2비교기(28)로 구성함을 특징으로 하는 백색 잡음 감쇄회로.
제1항에 있어서, 상기 프레임 화소차 검출부(30)는 비디오신호를 입력하여 한 프레임의 화소를 딜레이시켜 출력하는 프레임 딜레이부(3l)와, 상기 프레임 딜레이부(31)의 한 프레임 딜레이된 신호와 비디오신호를 입력하여 상기 두 신호의 차를 출력하는 감산기(32)와, 상기 감산기(32)에서 감산된 신호차를 절대값으로 취하기 위한 절대치기(33)와, 상기 절대치기(33)에서 절대화된 값을 입력하여 수평 동기 신호가 입력될때까지 가산하는 제3가산기(34)와, 상기 제3가산기(34)에서 가산된 값을 한 라인의 총 화소수로 디바이더하는 디바이더(35)와, 상기 디바이더(35)에서 디바이더된 평균값을 입력하여 수직동기신호가 입력될때까지 각 프레임별 화소차 값을 가산하는 제4가산기(36)와, 상기 제4가산기(36)에서 가산된 값을 입력하여 한 필드의 총 라인수 디바이더하는 디바이더(37)와, 상기 디바이더(37)에서 디바이더된 값을 입력하여 드레쉬 홀드값과 비교하여 프레임간의 화소차를 검출하는 제3비교기(38)로 구성됨을 특징으로 하는 백색 잡음감쇄회로.