KR930002474Y1

KR930002474Y1 - On screen display circuit of tv

Info

Publication number: KR930002474Y1
Application number: KR2019870008621U
Authority: KR
Inventors: 강경진
Original assignee: 주식회사 금성사; 최근선
Priority date: 1987-05-30
Filing date: 1987-05-30
Publication date: 1993-05-10

Abstract

내용 없음.No content.

Description

On-Screen Circuit for Double Scan Conversion TV

제1도는 종래 디지탈 티브이의 온스크린 회로도.1 is an on-screen circuit diagram of a conventional digital TV.

제2도는 제1도에 따른 각부 파형도.2 is a waveform diagram of each part according to FIG. 1.

제3도는 본 고안에 따른 2배 주사변환 티브이용 은스크린 회로도.3 is a silver screen circuit diagram for a double scan conversion TV according to the present invention.

제4도는 제3도에 따른 각부 파형도.4 is a waveform diagram of each part according to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비디에 코덱 유니트 회로 IC₁-lC₆: 앤드게이트1: Videc Codec Unit Circuit IC ₁ -lC ₆ : Endgate

2 : D/A 변환기 IC₇-IC₁₃: 오아게이트2: D / A converter IC ₇ -IC ₁₃ : Oagate

4, 6, 7 : 온스크린신호 발생회로 5 : JK 플립플립4, 6, 7: On-screen signal generating circuit 5: JK flip flip

본 고안은 티브이 수상기의 온스크린(On Screen) 회로에 관한 것으로, 특히 일반 티브이의 2배가 되는 수평 동기주파수를 반으로 분주하여 2개의 온스크린 신호 발생회로에 교대로 인가시켜 일반 티브이의 2배 주파수를 갖는 온스크린신호가 발생되도록 한 2배 주사변환 티브이용 온스크린 회로에 관한 것이다.The present invention relates to an on-screen circuit of a TV receiver, and in particular, divides the horizontal synchronizing frequency, which is twice that of a general TV, in half and alternately applies it to two on-screen signal generators to double the frequency of the general TV. An on-screen circuit for a double scan conversion TV to generate an on-screen signal having a.

종래의 일반 디지탈 티브이에 있어서 온스크린 회로의 구성을 설명하면, 제1도에서 보는 바와같이 디지탈 비데오 신호가 비데오 코덱 유니트(Videdo Codec Unit)회로(1)의 D/A 변환기(2)와 RGB 매트릭스 회로(3)를 순차 거쳐 앤드게이트(IC₁)(IC₂)(IC₃)의 한 입력단에 각각 인가되고, 이와는 한편으로 수평동기신호를 인가받은 온스크린 신호 발생회로(4)의 모니터 신호(M)는 인버터(I₁)를 거쳐 상기 앤드게이트(IC₁)(IC₂)(IC₃)의 타 입력단에 각각 인가되며, 동시에 온스크린 신호(Ro, Go, Bo)와 함께 앤드게이트(IC₄)(IC₅)(IC₆)의 입력단에 각각 인가되어 앤드케이트(IC₄)(IC₅)(IC₆)의 출력이 앤드게이트(IC₁)(IC₂)(IC₃)의 출력과 함피 오아게이트(IC₇)(IC₈)(IC₉)를 거쳐 비데오 신호 출력단으로 출력되도록 한 구성으로, 이의 동작상태를 설명하면 다음과 같다.Referring to the configuration of the on-screen circuit in a conventional general digital TV, as shown in FIG. 1, the digital video signal is the D / A converter 2 of the video codec unit circuit 1 and the RGB matrix. The monitor signal of the on-screen signal generator circuit 4, which is sequentially applied to one input terminal of the AND gates IC ₁ (IC ₂ ) (IC ₃ ) through which the horizontal synchronization signal is applied, M is applied to the other input terminal of the AND gate IC ₁ (IC ₂ ) (IC ₃ ) through the inverter I ₁ , and at the same time, the AND gate IC with the on-screen signals Ro, Go, and Bo. ₄ ) (IC ₅ ) (IC ₆ ) are applied to the input terminals respectively, so that the output of the gate (IC ₄ ) (IC ₅ ) (IC ₆ ) and the output of the AND gate (IC ₁ ) (IC ₂ ) (IC ₃ ) It is configured to be output to the video signal output terminal through the Hamper OA gate (IC ₇ ) (IC ₈ ) (IC ₉ ), the operation state thereof will be described as follows.

먼저 디지탈 비데오 신호가 비데오 코덱 유니트 회로(1)에 인가되면 그 신호는 D/A 변환기(2)를 거쳐 Y, R-Y, B-Y 신호로 변환된 RGB매트릭스 회로(3)에서 제2a도에 도시된 바와같이 비데오 신호(R, G, B)로 되어 출력된다.First, when a digital video signal is applied to the video codec unit circuit 1, the signal is converted into Y, RY, BY signals through the D / A converter 2, as shown in FIG. 2A. In the same manner, video signals R, G, and B are output.

이 비데오신호(R, G, B)는 온스크린 신호 발생회로(4)에서 출력된 온스크린신호와 멀티프렉싱(Multiplexing)(신호선택)하여 비데오 신호출력단으로 온스크린 신호를 포함한 최종 비데오신호(R′, G′, B′)를 얻도록 한 것으로, 상기 RGB매트릭스 회로(3)를 거쳐 출력된 비데오신호(R, G, B)와 온스크린신호 발생회로(7)에서 출력된 제2c도와 같은 온스크린 신호(Ro, Go, Bo)를 멀티프렉싱 하기위해서는 상기 온스크린신호 발생회로(4)에서 출력된 제2b도와 같은 모니터신호(M)를 이용하게 되는데, 모니터신호(M)가 하이(H)상태일 때에는 인버터(I₁)를 거쳐 로우(L) 상태로 변환되어 앤드게이트(IC₁) (IC₂)(IC₃)에 각각 인가되므로 그의 출력단으로는 비데오 신호(R, G, B)와 관계없이 로우신호가 출력되어 오아게이트(IC₇)(IC₈)(IC₉)의 입력단에 각각 인가되어 비데오신호 출력단으로 온스크린 신호를 선택하게 되고, 이와는 반대로 상기 모니터 신호(M)가 로우 상태 일때에는 인버터(I₁)를 거쳐 하이 상태로 변환되므로 앤드게이트(IC₁)(IC₂)(IC₃)의 출력은 하이상태가 되어 오아게이트(IC₇)(IC₈)(IC₉)의 입력단에 각각 인가되므로 비데오신호 출력단으로 비데오신호를 선택하게 된다.The video signals R, G, and B are multiplexed with the on-screen signal output from the on-screen signal generator 4 to select the final video signal including the on-screen signal to the video signal output terminal. R ', G', and B '), and the video signals R, G and B output through the RGB matrix circuit 3 and the second c output from the on-screen signal generation circuit 7 are shown. In order to multiplex the same on-screen signals Ro, Go, and Bo, the monitor signal M as shown in FIG. 2b output from the on-screen signal generator 4 is used, and the monitor signal M is high. In the (H) state, it is converted to the low (L) state through the inverter (I ₁ ) and applied to the AND gate (IC ₁ ) (IC ₂ ) (IC ₃ ), respectively. Regardless of B), a low signal is output and applied to the input terminals of the OR gates (IC ₇ ) (IC ₈ ) (IC ₉ ) to output the video signal. However, the on-screen signal is selected. On the contrary, when the monitor signal M is in the low state, the on-screen signal is converted to the high state through the inverter I ₁ , so that the AND gate IC ₁ (IC ₂ ) (IC ₃ ) is selected. The output goes high and is applied to the input terminals of the OR gates IC ₇ (IC ₈ ) and IC ₉ , respectively, so that the video signal is selected as the video signal output terminal.

상기 모니터신호(M)는 온스크린신호(Ro, Go, Bo)중 어느 하나만 발생하여도 그 펄스 전, 후의 일정시간을 포함하면서 하이상태를 나타내게 된다. 그러므로 온스크린 문자주위에는 항상 로우 상태의 비데오 신호가 인가되어 문자주위에 검은 테두리가 나타나게 되고, 검은 테두리가 필요 없으면 온스크린신호(Ro, Go, Bo)를 오아게이트로 묶어서 모니터의 신호로 이용할 수 있다.The monitor signal M indicates a high state including a predetermined time before and after the pulse even if any one of the on-screen signals Ro, Go, and Bo occurs. Therefore, the video signal of the low state is always applied around the on-screen character so that a black border appears around the character.If the black border is not needed, the on-screen signal (Ro, Go, Bo) can be bundled with an oragate to be used as a signal of the monitor. have.

그러나 상기와 같은 구성의 온스크린 회로는 비데오신호(R, G, B)의 수평 주파수가 일반 티브이와 같은 15.75KHz 이므로, 이것을 디지탈 티브이에 적용할 경우 비데오 코덱 유니트회로(1)의 외부 R, G, B 입력단자로 입력시키면 되나, 2배 주사변환용 티브이에 있어서는 비데오 코덱 유니트 회로(1)의 외부 R, G, B 입력단자에서 인가되는 신호의 수평주파수는 15.75KHz의 3배인 31.5KHz가 되어야 하는데, 이에 적합한 온스크린 IC가 없어 많은 문제점이 있었다.However, since the horizontal frequency of the video signals R, G, and B is 15.75 KHz, which is the same as that of a general TV, the on-screen circuit having the above configuration has an external R, G of the video codec unit circuit 1 when it is applied to the digital TV. In this case, the horizontal frequency of the signal applied from the external R, G, and B input terminals of the video codec unit circuit (1) should be 31.5KHz, which is three times 15.75KHz. There are many problems because there is no suitable on-screen IC.

본 고안은 상기한 종래의 문제점을 해결하기 위하여 일반 티브이의 2배가 되는 수평동기 주파수를 반으로 분주하여 각각의 온 스크린신호 발생회로에 인가 시키도록 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve the above-mentioned problems, the present invention divides the horizontal synchronization frequency, which is twice that of a general TV, in half, and applies them to each of the on-screen signal generating circuits, which will be described in detail with reference to the accompanying drawings. Is as follows.

제3도는 본 고안에 따른 2배주사 변환 티브이용 온스크린 회로도로서, 이에 도시한 바와같이 2배주사용 디지탈 티브이 시스템에서 출력되는 31.5KHz외 수평동기 신호(HS)는 저항(R₁₀)(R₂₀)과 다이오우드(D₁₀)(D₂₀)를 각각 거쳐 토글(Toggle)장치인 JK플립플롭(5)의 출력단자(Q)()에 인가됨과 아울러 그 수평동기호(HS)는 그 JK플립플롭(5)의 클럭단자(CLK)에 인가되게 접속하고, 상기 저항(R₁₀)(R₂₀) 및 다이오드(D₁₀)(D₂₀)의 접속점을 인버터(I₂)(I₃)를 각기 통해 온스크린신호 발생회로(6), (7)의 입력단자에 접속하고, 그 온스크린신호 발생회로(6)와 온스크린신호 발생회로(7)의 모니터 신흐(M₁)(M₂)와 온스크린신호(R₁, G₁, B₁)(R₂, G₂, B₂)는 오아게이(IC₁₀)(IC₁₂)(IC₁₃)에서 각기 조합되어 비데오 코덱 유니트 회로(1)에 모니터신호(M) 및 온스크린신호(Ro, Go, Bo)로 인가되게 구성한것으로, 상기 비데오 코덱 유니트회로(1)는 제1도 비데오 코덱 유니트 회로(1)와 동일하게 구성되어 있다.3 is an on-screen circuit diagram for a double scan conversion TV according to the present invention. As shown in FIG. 3, a horizontal sync signal (HS) other than the 31.5KHz output from the double scan digital TV system is a resistor (R ₁₀ ) (R ₂₀ ). ) And the output terminal Q of the toggle device JK flip-flop 5 through the diode D ₁₀ and D ₂₀ , respectively. ), And the horizontal synchronization HS is connected to be applied to the clock terminal CLK of the JK flip-flop 5, and the resistor R ₁₀ (R ₂₀ ) and the diode D ₁₀ (D ₂₀ ) are connected to each other. ) Is connected to the input terminals of the on-screen signal generators 6 and 7 through the inverters I ₂ and I ₃ , respectively, and the on-screen signal generators 6 and the on-screen signal generators The monitor synth (M ₁ ) (M ₂ ) and the on-screen signals (R ₁ , G ₁ , B ₁ ) (R ₂ , G ₂ , B ₂ ) in (7) are the oage (IC ₁₀ ) (IC ₁₂ ) ( IC ₁₃ ) is configured to be applied to the video codec unit circuit 1 as a monitor signal (M) and on-screen signals (Ro, Go, Bo), respectively, and the video codec unit circuit (1) is shown in FIG. It is comprised similarly to the codec unit circuit 1. As shown in FIG.

이와같이 구성된 본 고안의 작용효과를 제4도의 파형도를 참조하여 상세히 설명하면 다음과 같다.If described in detail with reference to the waveform diagram of Figure 4 the effect of the present invention configured as described above.

먼저, 제4a도와 같은 31.5KHz의 수평동기신호(HS)는 토글장치인 JK플림플롭(5)의 클럭단(CLK)에 인가되어 동기 될때마다 그의 출력단자(Q)()로 제4b,d도 파형과 같이 하이상태와 로우상태신호를 반복출력하게 되는데, 상기 출력단자(Q)에 출력된 파형이 하이상태일 경우에는 31.5KHz의 수평동기신호(HS)가 저항(R₁₀)를 거쳐 제4c도와 같은 15.75KHz의 파형으로되고, 이 파형신호는 인버터(IC₂)를 거쳐 제4f도와 같이 반전되어 온스크린신호 발생회로(5)에 인가되며, 출력단자()에 출력된 파형이 하이상태일 경우에는 31.5KHz의 수평동기 신호(HS)가 저(R₂₀)를 거쳐 제4e도와 같은 15.75KHz의 파형으로 되고, 이 파형신호는 인버터(I₃)를 거쳐 제4g도와 같이 반전되어 온스크린 신호 발생회로(7)에 인가되며, 이에 따라 온스크린 발생회로(6)(7)는 각기 구동하게 된다.First, the horizontal synchronization signal HS of 31.5 KHz as shown in FIG. 4A is applied to the clock terminal CLK of the JK flip-flop 5, which is a toggle device, and is synchronized to its output terminal Q every time. 4b and d repeatedly output the high state and the low state signals like the waveforms. When the waveform output to the output terminal Q is in the high state, the horizontal synchronization signal HS of 31.5 KHz is the resistance ( A waveform of 15.75 KHz as shown in FIG. 4C is passed through R ₁₀ ), and this waveform signal is inverted as shown in FIG. 4F through an inverter IC ₂ and applied to the on-screen signal generation circuit 5. ) If the one waveform is output to the high state, the horizontal sync signal (HS) of 31.5KHz is via a low (R ₂₀₎ and the waveform of the 4e 15.75KHz such help, a waveform signal through an inverter (I ₃₎ Inverted as shown in FIG. 4G and applied to the on-screen signal generating circuit 7, the on-screen generating circuits 6 and 7 are driven respectively.

그러나, 상기의 (c)와 (e) 파형은 정확히 반주기 만큼 엇갈려 있으므로 비데오 코덱 유니트 회로(1)로 인가되는 최종 온스크린 신호(Mo, Ro, Go, Bo)는 31.5KHz가 된다.However, since the waveforms (c) and (e) are exactly half a cycle apart, the final on-screen signals Mo, Ro, Go, and Bo applied to the video codec unit circuit 1 are 31.5 KHz.

즉, 예를들어 설명하면 온스크린 신호 발생회로(6)를 구동시키는 (f) 파형에 동기를 맞취 온스크린신호(R₁)에 제4h도 파형과 같이 A신호를 실고, 온스크린신호 발생회로(7)를 구동시키는 (g) 파형에 동기를 맞취 온스크린신호(R₂)에 제4i도 파형과 같이 A신호를 실으면 오아케이트(IC₁₁)의 출력은 제4j도 파형과 같이 31.5KHz마다 A신호가 한번씩 들어오게 되므로 비테오 코덱 유니트 회로(1)에 직접 입력시킬 수 있게 된다. 여기서 상기의 경우 온스크린신호 발생회로(6)(7)의 온스크린 신호(R₁)(R₂)를 예로 들었으나 온스크린신호(G₁, G₂),(B₁, B₂) 또한 상기 설명과 동일하다.That is, for example, in synchronism with the waveform (f) for driving the on-screen signal generation circuit 6, the on-screen signal R ₁ is loaded with the A signal as shown by the waveform 4h, and the on-screen signal generation circuit the output of the Iowa Kate (IC ₁₁₎ of claim 4i even if the chamber a signal as shown in waveform 7 is the on-screen signal (R ₂₎ matchwi motivated to (g) of the drive waveform is the waveform as shown in 4j also 31.5KHz Since the A signal comes in every time, it is possible to directly input the video codec unit circuit 1. In this case, the on-screen signals R ₁ and R ₂ of the on-screen signal generation circuits 6 and 7 are taken as examples, but the on-screen signals G ₁ and G ₂ and B ₁ and B ₂ are also used. Same as the above description.

이와같이 오아게이트(IC₁₀-lC₁₃)에서 출력되는 신호가 제1도의 비데오 코덱 유니트회로(1)에 모니터신호(Mo) 및 온스크린신호(Ro, Go, Bo)로 인가되어, 상기 제1도의 설명에서와같이 최종 비데오신호(R′, G′, B′)로 출력된다.In this way, the signal output from the OR gate IC ₁₀ -C ₁₃ is applied to the video codec unit circuit 1 of FIG. 1 as the monitor signal Mo and the on-screen signals Ro, Go, and Bo. As in the description, it is output as the final video signals R ', G', and B '.

이상의 설명에서와 같이 본 고안에 따른 온스크린 회로는 온스크린 신호 발생회로를 2개 사용하여 2배 주사용 디지탈 티브이에서도 온스크린 기능을 발휘할 수 있어 수평주사 주파수가 2배로 되면서 발생되는 온스크린 상의 문제점을 개선시키게 된다.As described above, the on-screen circuit according to the present invention can exhibit the on-screen function even in the digital TV for double scanning by using two on-screen signal generating circuits, thereby causing problems on the on-screen generated by doubling the horizontal scanning frequency. To improve.

Claims

The D / A converter 2 for converting the digital video signal into Y, RY, BY signals, and the output signals Y, RY, BY of the D / A converter 2 are inputted, and the video signals R, G, R, G, and B matrix circuits 3 outputted to B), an inverter I ₁ for inverting the monitor signal M, and output signals R, G, and B of the RGB matrix circuits 3. An AND gate (IC ₁ -IC ₃ ), each of which is AND-combined with the output signal of the inverter _I 1, and an AND gate, which is AND-combined, on-screen signals (Ro, Go, Bo) with the monitor signal (M). IC ₄ -lC ₆ ), and the output signal of the AND gates (IC ₁ -lC ₃ ), (IC ₄ -lC ₆ ) by combining the output signal as the video signal (R, G, B) (IC) _{In the} video codec unit circuit 1 composed of ₇ -lC ₈ ), the horizontal synchronization signal HS of 31.5 KHz is connected to the clock terminal CLK of the JK flip-flop 5 and the resistor R ₁₀ is connected. , (R ₂₀₎ and a diode (D _10), the JK flip-flop 5 through each of the (D ₂₀₎ of the Output terminals (Q) ( ), The connection points of the resistors (R ₁₀ ), (R ₂₀ ) and diodes (D ₁₀ ), (D ₂₀ ) are connected to the on-screen signal generating circuit (6) through the inverters (I ₂ ) and (I ₃ ), respectively. ), (7) and the monitor signals (M ₁ ), (M ₂ ) and on-screen signals (R ₁ , G ₁ , B ₁ ) of the on-screen signal generators (6) and (7). ), (R ₂ , G ₂ , B ₂ ) are respectively combined in an oragate (IC ₁₀ -IC ₁₃ ) to monitor the video signal (Mo) and on-screen signals (Ro, Go, Bo) to the video codec unit circuit (1). On-screen circuit for a double-scan conversion TV, characterized in that configured to be applied to).