KR930001755Y1 - Data transmission circuit having automatic polarity converter - Google Patents
Data transmission circuit having automatic polarity converter Download PDFInfo
- Publication number
- KR930001755Y1 KR930001755Y1 KR2019900000631U KR900000631U KR930001755Y1 KR 930001755 Y1 KR930001755 Y1 KR 930001755Y1 KR 2019900000631 U KR2019900000631 U KR 2019900000631U KR 900000631 U KR900000631 U KR 900000631U KR 930001755 Y1 KR930001755 Y1 KR 930001755Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- polarity
- unit
- transmission
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 직렬데이타 송수신회로도.1 is a conventional serial data transmission and reception circuit diagram.
제2도는 본 고안에 따른 극성변환을 갖는 데이타 송수신회로도.2 is a data transmission and reception circuit diagram having a polarity conversion according to the present invention.
제3도는 제2도중 각부의 동작파형도.3 is an operating waveform diagram of each part of FIG.
제4도는 본 고안에 따른 흐름도.4 is a flow chart according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 중앙처리장치 20:송신부10: central processing unit 20: transmitter
30 : 극성조정부 31 : 스위칭부30: polarity adjustment unit 31: switching unit
32 : 극성변환부 40 : 수신부32: polarity converter 40: receiver
Q1 : 트랜지스터 R11-R25 : 저항Q1: transistor R11-R25: resistor
C11-C12 : 캐패시터 U1-U3 : 연산증폭기C11-C12: Capacitor U1-U3: Operational Amplifier
T1 : 트랜스포머T1: Transformer
본 고안은 직렬데이타 전송방식에 있어서, 자동 극성변환을 갖는 데이타 송수신회로에 관한 것으로서, 특히 펄스로 발생된 직렬데이타를 트랜스포머를 통해 전송할시 트랜스포머의 인덕턴스의 방향에 따라 펄스의 극성이 바뀌는 것을 자동으로 조절하여 데이타를 송수신하는 회로에 관한 것이다.The present invention relates to a data transmission / reception circuit having an automatic polarity conversion in a serial data transmission method. In particular, when a serial data generated as a pulse is transmitted through a transformer, the pulse polarity is automatically changed according to the direction of the inductance of the transformer. The present invention relates to a circuit for transmitting and receiving data by adjusting.
종래의 직렬데이타 송수신회로는 제1도와 같이 적용되었다.The conventional serial data transmission and reception circuit is applied as shown in FIG.
데이타를 전송하는 송신부(1)와 데이타를 수신하는 수신부(2)로 구성된다. 상기 송신부(1)는 정해진 방식에 따라 중앙처리장치에서 발생된 펄스를 인덕턴스에 의해 피크파형을 발생시켜 교류파형으로 전달하며 상기 수신부(2)는 입력된 피크파형으로부티 히스테리시스 성질을 이용하여 본래의 펄스로 복원하는 기능을 수행하는 비교기로 구성된다.And a transmitter 1 for transmitting data and a receiver 2 for receiving data. The transmitter 1 generates a peak waveform by an inductance and transmits the pulse generated by the central processing unit to an AC waveform according to a predetermined method, and the receiver 2 inputs the peak waveform by using a booth hysteresis characteristic. It consists of a comparator that performs the function of restoring into a pulse.
전송방식이 정해진 후 상기 중앙처리장치로부터 펄스가 발생되어 송신단자(Tx)에 입력되면 저항(R1)을 통해 연산증폭기(OP1)의 반전단(-)로 입력되고 저항(R2-R3)에 의한 기준전압이 비반전단(+)으로 입력되는 상기 연산증폭기(OP1)는 반전단(-)으로 입력된 펄스가 반전되어 출력한다. 상기 연상증폭기(OP1)에서 반전된 출력펄스는 저항(R4) 및 캐패시터(C1)에 의해 피크펄스가 발생되어 트랜스포머(T1)를 통해 전송된다. 또한 트랜스포머(T1)를 통해 입력된 수신피크펄스신호는 저항(R5)를 통해 연산증폭기(OP2)의 반전단(-)으로 입력된다. 이때 연산증폭기(OP2)의 비반전단(+)에 접속된 저항(R8-R9)에 의해 정궤환되어 히스테리시스작용이 발생되므로 상기 연산증폭기(OP2)는 저항(R6-R7)에 의한 기준전압보다 반전단(-)전압이 작은 경우에는 하이신호를 출력하고, 큰 경우에는 로우신호를 출력하여 수신단자(Rx)로 인가된다.After the transmission method is determined, if a pulse is generated from the central processing unit and input to the transmission terminal Tx, it is input to the inverting terminal (-) of the operational amplifier OP1 through the resistor R1 and is generated by the resistors R2-R3. The operational amplifier OP1 in which the reference voltage is input to the non-inverting terminal (+) is output by inverting the pulse input to the inverting terminal (−). The output pulse inverted by the associative amplifier OP1 generates a peak pulse by the resistor R4 and the capacitor C1 and is transmitted through the transformer T1. In addition, the received peak pulse signal input through the transformer T1 is input to the inverting terminal (−) of the operational amplifier OP2 through the resistor R5. At this time, since the hysteresis is generated by the positive feedback by the resistors R8-R9 connected to the non-inverting terminal (+) of the operational amplifier OP2, the operational amplifier OP2 is inverted from the reference voltage by the resistors R6-R7. If the negative voltage is small, a high signal is output, and if the negative voltage is small, a low signal is output and applied to the receiving terminal Rx.
상기 제1도와 같은 종래의 직렬데이타 송수신회로는 트랜스포머의 극성에 따라 송수신 데이터가 반전되어 전달되므로 시작비트가 네가티브 펄스인데 극성이 반대가 되어 포지티브 펄스가 될때에 콘넥타를 사용하여 극성을 맞게 연결하여야 하는 어려운 문제점이 있었다.In the conventional serial data transmission / reception circuit as shown in FIG. There was a difficult problem.
따라서 본 발명의 목적은 펄스로 발생된 직렬데이타를 트랜스포머를 통해 전송할시 트랜스포머 인덕턴스의 방향에 따라 펄스의 극성방향을 자동으로 조절하여 데이타를 송수힌하는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit for transmitting and receiving data by automatically adjusting the polarity direction of a pulse according to the direction of transformer inductance when transmitting serial data generated by a pulse through a transformer.
상기 목적을 달성하기 위한 본 고안은 펄스를 전송방식에 따라 송신펄스를 발생하며, 수신펄스를 받아 유효한 데이타인가를 판단하여 극성변환을 위한 스위칭제어신호를 발생하는 중앙처리장치와, 상기 중앙처리장치로부터 전송방식에 따라 발생된 송신펄스를 받아 피크펄스로 변환하여 전송하는 송신부와, 수신되는 피크펄스를 받아 상기 중앙처리장치의 스위칭 제어신호에 따라 극성을 조정하여 출력하는 극성조정부와, 상기 극성조정부에서 극성이 조정된 신호를 입력하여 히스테리시스 특성을 이용하여 원래의 펄스로 복원하여 상기 중앙처리장치로 출력하는 수신부로 구성됨을 특징으로 한다.The present invention for achieving the above object is a central processing unit for generating a transmission pulse according to the transmission method, and receiving a receiving pulse to determine whether it is valid data to generate a switching control signal for polarity conversion, and the central processing unit A transmission unit which receives the transmission pulse generated according to the transmission method from the transmission system, converts the signal into a peak pulse, and transmits the received pulse; It is characterized in that it comprises a receiving unit for outputting to the central processing unit to restore the original pulse by using the hysteresis characteristic by inputting a signal whose polarity is adjusted.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 고안에 따른 회로도로서, 전송방식에 따라 송신펄스를 발생하며, 수신펄스를 받아 유효한 데이타인가를 판단하여 극성변환을 위한 스위칭제어신호를 발생하는 중앙처리장치(10)와, 저항(R11-R14), 캐패시터(C11), 연산증폭기(U1)로 구성되어 상기 중앙처리장치(10)의 송신단(Tx)으로부터 전송방식에 따라 발생된 송신펄스를 받아 피크펄스로 변환하여 전송하는 송신부(20)와, 송수신 데이타를 입력하여 임피던스 매칭을 위한 트랜스포머(T1)와, 저항(R16-R20), 연산증폭기(U2), 트랜지스터(Q1)로 구성되어 상기 트랜스포머(T1)를 통해 입력된 수신피크펄스를 받아 상기 중앙처리장치(10)의 스위칭 제어상태에 따라 극성을 자동으로 조절하는 극성조정부(30)와, 저항(R21-R25), 캐패시터(C12), 연산증폭기(U3)로 구성되어 상기 극성조정부(30)에서 극성이 조정된 신호를 입력하여 히스테리시스 특성을 이용하여 원래의 펄스로 복원하여 상기 중앙처리장치(10)의 수신단(Rx)으로 출력하는 수신부(40)로 구성된다.2 is a circuit diagram according to the present invention, which generates a transmission pulse according to a transmission method, receives a receiving pulse to determine whether valid data is generated, and generates a switching control signal for polarity conversion, and a resistor ( R11-R14, a capacitor (C11), the operational amplifier (U1) consisting of a transmission unit for receiving the transmission pulse generated in accordance with the transmission method from the transmission terminal (Tx) of the central processing unit 10 to convert the peak pulse and transmits it ( 20), a transformer T1 for impedance matching by inputting transmission / reception data, a resistor R16-R20, an operational amplifier U2, and a transistor Q1, and a reception peak input through the transformer T1. It is composed of a polarity adjusting unit 30 for automatically adjusting the polarity according to the switching control state of the central processing unit 10 by receiving a pulse, resistors R21-R25, capacitors C12, and operational amplifiers U3. Signal whose polarity is adjusted in the polarity adjusting unit 30 Input is composed of a reception unit 40 for use to restore the original pulse output a hysteresis characteristic to a receiver (Rx) of the central processor 10.
제3도는 제2도중 각부의 동작 파형도이고, 제4도는 본 고안에 따른 흐름도로서, 초기치의 스위칭 펄스를 발생하는 제1과정과, 상기 제1과정 수행후 데이타를 수신하여 데이타가 정상적으로 수신되는가를 판단하는 제2과정과, 상기 제2과정에서 수신데이타가 소정시간동안 정상적으로 수신되지 않으면 스위칭펄스를 반전시키는 제3과정으로 이루어진다.3 is an operational waveform diagram of each part of FIG. 2, and FIG. 4 is a flowchart according to the present invention. The first process of generating a switching pulse of an initial value and the data received after performing the first process are data normally received? And a third process of inverting the switching pulse when the reception data is not normally received for a predetermined time in the second process.
상기 구성에 의거 본 고안의 일실시예를 제2-4도를 참조하여 설명한다.One embodiment of the present invention based on the above configuration will be described with reference to FIGS. 2-4.
중앙처리장치(10)의 송신단(Tx)으로부터 제3도(3a)와 같은 펄스가 발생되어 저항(R11)을 통해 연산증폭기(U1)의 반전단자(-)로 인가되고 비반전단(+)으로 저항(R12-R13)에 의한 기준전압이 인가된다.The pulse shown in FIG. 3a is generated from the transmitting terminal Tx of the central processing unit 10 and applied to the inverting terminal (-) of the operational amplifier U1 through the resistor R11 and to the non-inverting terminal (+). The reference voltage by the resistors R12-R13 is applied.
이로 인해 상기 연산증폭기(U1)는 반전단(-)으로 입력된 신호를 반전시켜 제3도(3b)와 같은 펄스를 출력하게 된다. 상기 연산증폭기(U1)에서 출력된 펄스는 저항(R14) 및 캐패시터(C11)와 트랜스포머(T1)의 인덕턴스에 의해 제3도(3C)와 같은 피크펄스가 발생되어 트랜스포머(T1)를 통해 전송된다.Accordingly, the operational amplifier U1 inverts the signal input to the inverting terminal (−) and outputs a pulse as shown in FIG. 3B. The pulse output from the operational amplifier U1 generates a peak pulse as shown in FIG. 3C by the resistance R14 and the inductance of the capacitor C11 and the transformer T1, and is transmitted through the transformer T1. .
또한 상기 트랜스포머(T1)를 통해 입력된 제3도(3d)와 같은 수신피크펄스가 저항(R17)을 통해 연산증폭기(U2)의 반전단(-)으로 입력된다. 이때 상기 중앙처리장치(10)의 출력단자(Vcon)에서 초기치 하이신호가 출력되면 트랜지스터(Q1)가 턴온된다. 상기 트랜지스터(Q1)가 턴온되면 상기 제3도와 같은 수신피크펄스가 저항(R16)을 통해 상기 연산증폭기(U2)의 비반전단자(+)로 인가된다. 이로 인해 상기 연산증폭기(U2)의 비반전단자(+)와 반전단자(-)의 입력레벨이 동일하게 되므로 저항(R17)에 흐르는 전류는 거의 제로(Zero)가 된다. 따라서 상기 연산증폭기(U2)는 저항(R18)에 의해 부궤환이 걸려 있기 때문에 상기 제3도(3d)와 같은 수신 피크펄스를 그대로 출력하게 된다. 상기 연산증폭기(U2)로부터 출력된 수신피크펄스는 연산증폭기(U3)의 반전단자(-)로 인가되며, 저항(R24-R25)에 의해 히스테리시스 레벨이 조정되어 비반전단자(+)로 인가되므로 상기 연산증폭기(U3)는 반전단자(-)로 인가된 수신피크펄스를 반전시켜 제3도(3e)와 같은 펄스로 변환시켜 중앙처리장치(10)의 수신단자(Rx)로 출력하게 된다. 이와 같이 수신단자(Rx)를 통해 데이타를 수신하는 상기 중앙처리장치(10)는 수신데이타가 유효한 데이타가 아닐 경우에 이를 감지하여 출력단자(Vcon)로 로우신호를 출력하게 된다. 이로 인해 상기 트랜지스터(Q1)가 턴오프되어 상기 연산증폭기(U2)의 비반전단자(+)로 저항(R19, R20)에 의한 분압전압 2.5V가 인가되므로 상기 연산증폭기(U2)는 전압이득을 갖게 되어 제3도(3f)와 같이 반전증폭 출력하게 된다. 상기 연산증폭기(U2)에서 반전증폭된 피크펄스는 저항(R21)을 통해 연산증폭기(U3)의 반전단(-)으로 입력하게 된다. 이때 공급전원(Vcc)이 저항(R22-R23)을 통해 분압되어 캐패시터(C12)에 의해 평활되며 저항(R24-R25)에 의해 정궤환이 형성되어 있으므로 히스테리시스가 발생되어 상기 연산증폭기(U3)의 비반전단자로 제3도(3g)와 같은 펄스가 인가된다. 이로 인해 상기 연산증폭기(U3)의 비반전단자로 제3도(3g)와 같은 펄스가 인가된다. 이로 인해 상기 연산증폭기(U3)의 반전단(-)으로 입력된 제3도(3f)와 같은 피크펄스는 상기 연산증폭기(U3)에서 제3도(3h)와 같은 펄스로 변환출력되어 상기 중앙처리장치(10)의 수신단자(Rx)로 인가된다.In addition, a received peak pulse such as the third diagram 3d input through the transformer T1 is input to the inverting terminal (-) of the operational amplifier U2 through the resistor R17. At this time, when the initial high signal is output from the output terminal Vcon of the CPU 10, the transistor Q1 is turned on. When the transistor Q1 is turned on, the reception peak pulse as shown in FIG. 3 is applied to the non-inverting terminal (+) of the operational amplifier U2 through the resistor R16. As a result, the input levels of the non-inverting terminal (+) and the inverting terminal (-) of the operational amplifier U2 are the same, so that the current flowing in the resistor R17 becomes almost zero. Therefore, since the operational amplifier U2 is negatively feedbacked by the resistor R18, the operational peak pulse as shown in FIG. 3d (d) is output as it is. Since the received peak pulse output from the operational amplifier U2 is applied to the inverting terminal (-) of the operational amplifier U3, the hysteresis level is adjusted by the resistors R24 to R25 and applied to the non-inverting terminal (+). The operational amplifier U3 inverts the received peak pulse applied to the inverting terminal (−) and converts the received peak pulse into a pulse as shown in FIG. 3e to output to the receiving terminal Rx of the CPU 10. As such, the CPU 10 that receives data through the reception terminal Rx detects that the received data is not valid data and outputs a low signal to the output terminal Vcon. As a result, since the transistor Q1 is turned off and the divided voltage 2.5V by the resistors R19 and R20 is applied to the non-inverting terminal (+) of the operational amplifier U2, the operational amplifier U2 gains a voltage. Inverter amplified output as shown in FIG. 3 (f). The peak pulse inverted and amplified by the operational amplifier U2 is input to the inverting terminal (-) of the operational amplifier U3 through the resistor R21. At this time, since the power supply Vcc is divided by the resistors R22-R23, smoothed by the capacitor C12, and a positive feedback is formed by the resistors R24-R25, hysteresis is generated to generate the hysteresis of the operational amplifier U3. As the non-inverting terminal, a pulse as shown in FIG. 3 (3g) is applied. As a result, a pulse as shown in FIG. 3G is applied to the non-inverting terminal of the operational amplifier U3. As a result, a peak pulse like the third diagram 3f input to the inverting terminal (−) of the operational amplifier U 3 is converted into a pulse like the third diagram 3h from the operational amplifier U3 and outputted. It is applied to the receiving terminal Rx of the central processing unit 10.
상기와 같이 상기 중앙처리장치(10)에서 수신되는 데이타를 입력하여 유효한 데이타인가를 감지하여 극성변환을 위한 스위칭제어신호를 발생하는 동작을 제3도의 흐름도를 참조하여 설명하면, (a)단계에서 초기치 스위칭펄스를 하이로 지정하고 유효한 데이타가 수신되지 않는 소정시간을 T로 설정한 후 (b)단계를 수행한다. 상기(b)단계에서는 상기 연산증폭기(U3)로부터 데이타를 수신하고 (c)단계를 수행한다. 상기 (c)단계에서는 데이타가 수신되지 않는 소정시간 T에서 1만큼 감소시킨 후 (d)단계를 수행한다. 상기 (d)단계에서는 수신데이타가 정상적으로 입력되는가를 판단하여 데이타가 정상적으로 입력되면 (e)단계를 수행하고 데이타가 정상적으로 입력되지 않으면 (f)단계를 수행한다. 상기 (e)단계에서는 유효한 데이타가 수신되지 않는 소정시간 T를 다시 1만큼 증가시켜 상기 (a)단계에서 설정한 시간으로 복구하고 (f)단계를 수행한다. 상기 (f)단계에서는 유효한 데이타가 수신되지 않는 소정시간 T가 0인가 검사한다. 즉, 데이타가 정상적으로 수신되지 않는 소정시간 T가 0인가를 판단하여 T=0가 아니면 상기 (b)단계를 다시 수행하고 T=0이면 (g)단계를 수행한다. 상기 (g)단계에서는 상기 중앙처리장치(10)의 출력단자(Vcon)로 출력되는 스위칭펄스의 상태를 반전시켜 극성을 조정하도록 한다.Referring to the flowchart of FIG. 3, the operation of generating the switching control signal for polarity conversion by detecting whether the data is valid by inputting the data received from the CPU 10 as described above will be described in step (a). After setting the initial value switching pulse to high and setting a predetermined time at which no valid data is received to T, step (b) is performed. In step (b), data is received from the operational amplifier U3 and step (c) is performed. In the step (c), after reducing the data by 1 at a predetermined time T, step (d) is performed. In the step (d), it is determined whether the received data is normally input. If the data is normally input, the step (e) is performed. If the data is not normally input, the step (f) is performed. In step (e), the predetermined time T at which valid data is not received is increased by 1 again to restore the time set in step (a), and step (f) is performed. In step (f), it is checked whether a predetermined time T at which valid data is not received is zero. That is, it is determined whether the predetermined time T when data is not normally received is 0, and if step T = 0 is performed, step (b) is repeated. If step T = 0, step (g) is performed. In the step (g), the polarity of the switching pulse output to the output terminal Vcon of the CPU 10 is adjusted.
상술한 바와 같이 트랜스포머를 이용하여 펄스가 발생되어 전송하는 경우 트랜스포머의 인덕턴스의 방향에 따라 펄스의 방향이 바뀌게 되므로 콘넥터를 연결하는 복잡한 과정을 거치지 않고 데이타 송수신 양단에서 인덕턴스 방향에 맞게 자동으로 극성을 조정함으로서 제품의 품질을 향상시킬 수 있는 잇점이 있다.As described above, when the pulse is generated and transmitted using the transformer, the direction of the pulse is changed according to the direction of the inductance of the transformer. This has the advantage of improving the quality of the product.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900000631U KR930001755Y1 (en) | 1990-01-20 | 1990-01-20 | Data transmission circuit having automatic polarity converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900000631U KR930001755Y1 (en) | 1990-01-20 | 1990-01-20 | Data transmission circuit having automatic polarity converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910014748U KR910014748U (en) | 1991-08-31 |
| KR930001755Y1 true KR930001755Y1 (en) | 1993-04-12 |
Family
ID=19295400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900000631U KR930001755Y1 (en) | 1990-01-20 | 1990-01-20 | Data transmission circuit having automatic polarity converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930001755Y1 (en) |
-
1990
- 1990-01-20 KR KR2019900000631U patent/KR930001755Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910014748U (en) | 1991-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK0611059T3 (en) | DC Recovery System for Serially Transmitted Binary Signals | |
| KR940020366A (en) | Digital servo circuit | |
| JP2924373B2 (en) | A / D conversion circuit | |
| KR930001755Y1 (en) | Data transmission circuit having automatic polarity converter | |
| JPH0686540A (en) | Microcomputer controlled stabilized power supply circuit | |
| KR930008423B1 (en) | P.w.m. signal's demodulation | |
| US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JP2550649Y2 (en) | Trigger signal generation circuit | |
| KR0134485B1 (en) | Gamma compensation circuit of liquid crystal display system | |
| JP3094666B2 (en) | Signal transmission equipment | |
| JP3112942B2 (en) | Error signal compensation method and circuit | |
| JPH0718179Y2 (en) | Automatic gain adjustment circuit | |
| JP2911232B2 (en) | Transmission output circuit | |
| JPH03136416A (en) | Time constant switching type automatic equalization circuit | |
| KR20000000939A (en) | Auto gain control circuit | |
| KR940008446Y1 (en) | Circuit for controlling output impedance | |
| CN116414182A (en) | Clock control circuit | |
| JPH056178A (en) | Distortion circuit | |
| JPH0246113Y2 (en) | ||
| JP2023158370A (en) | Power supply device | |
| KR950004048Y1 (en) | Power control circuit for volume control of micom | |
| JPH04311108A (en) | Variable duty system | |
| JP2003273675A (en) | Automatic gain control circuit | |
| JPH05129902A (en) | Waveform shaping circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20040324 Year of fee payment: 12 |
|
| EXPY | Expiration of term |