KR930001753Y1

KR930001753Y1 - Viss detecting circuit

Info

Publication number: KR930001753Y1
Application number: KR2019890018720U
Authority: KR
Inventors: 한석종
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1989-12-11
Filing date: 1989-12-11
Publication date: 1993-04-12
Also published as: KR910012720U

Abstract

내용 없음.No content.

Description

Vis detection circuit

제1도는 본 고안 비스검출회로도.1 is a vis detection circuit of the present invention.

제2도의 (a) 내지 (h)는 제1도 각부의 파형도.(A)-(h) of FIG. 2 are the waveform diagrams of each part of FIG.

제3도는 제2도 플립플롭(FF1)의 진리표.FIG. 3 is a truth table of FIG. 2 flip-flop FF1.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 콘트롤펄스 일치화부 2 : 충전부1: control pulse matching unit 2: charging unit

3 : 제1비교부 4 : 제2비교부3: first comparison part 4: second comparison part

CP1, CP2 : 비교기 OP1 : 연산증폭기CP1, CP2: Comparator OP1: Operational Amplifier

FF1 : 플립플롭 R1∼R8 : 저항FF1: flip-flop R1 to R8: resistor

C1 : 콘덴서 I1 : 인버터C1: Capacitor I1: Inverter

Q1∼Q2 : 트랜지스터Q1 to Q2: transistor

본 고안은 브이씨알의 VISS(VHS Index Search System : VISS)검출에 관한 것으로, 특히 마이크로프로세서가 프로그램 시작시점을 인지하는데 사용되는 인덱스신호를 검출하는데 적당하도록한 비스(VISS)검출회로에 관한 것이다.The present invention relates to a VHS (VHS Index Search System) detection of VSI, and more particularly to a VIS detection circuit adapted to detect an index signal used to recognize a program start point.

종래의 브이씨알에 있어서는 VISS가 기록된 테이프에서 사용자가 VISS서치 키이를 입력하면 정방향 고속주행(FF)/되감기(REW)모드로 테이프가 주행되고, 서보 집적소자가 콘트롤신호의 듀티비를 검출하여 VISS가 기록된 부분을 찾아 그 시점에서 마이크로컴퓨터가 이 시점에서부터 시스템을 플레이모드로 제어하게 되어 있었다.In the conventional VRC, when the user inputs the VISS search key from the tape on which the VISS is recorded, the tape is driven in the forward fast driving (FF) / rewind (REW) mode, and the servo integrated device detects the duty ratio of the control signal. At that point, the microcomputer had been in control of the system in play mode.

그러나 이와 같은 종래의 인덱스 인지시스템에 있어서는 서보 집적소자를 사용하므로 원가가 많이 소요되어 제품의 경쟁력을 약화시키게되는 문제점으로 대두되었다.However, in the conventional index recognition system, since the servo integrated device is used, a lot of costs are required, thereby weakening the competitiveness of the product.

본 고안은 이와같은 종래의 문제점을 해결하기 위하여 종래의 서보집적소자를 사용하지 않고도 사용자가 VISS서치키이를 입력하면 마이크로컴퓨터의 제어에 의하여 VISS지점을 찾을때까지 시스템이 FF/REW 모드로 동작하는 상태에서 콘트롤신호로 부터 인덱스 신호를 정확하게 검출해내는 간단한 하드웨어를 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.In order to solve this problem, the present invention can operate the system in FF / REW mode until the user finds the VISS point under the control of the microcomputer without inputting the conventional servo integrated device. Simple hardware for accurately detecting the index signal from the control signal in the state is devised, which will be described in detail with reference to the accompanying drawings.

제1도는 본 고안 비스검출회로도로서 이에 도시한 바와같이, 재생되는 콘트롤 펄스(Ei)를 반전출력하는 인버터(I1)와, 정방향 고속모드(FF)에서는 상기 인버터(I1)로 부터 입력되는 신호(V1)를 그대로 출력하고, 되감기 모드(REW)에서는 그 입력신호(V1)를 반전시켜 정방향 고속모드(FF)나 되감기 모드(REW)에서 동일한 듀티비를 갖는 콘트롤 펄스가 출력되게 하는 콘트롤펄스 일치화부(1)와, 상기 콘트롤펄스 일치화부(1)에서 출력되는 펄스의 제어를 받아 전원단자 전압(Vcc)을 층. 방전하는 충전부(2)와, 상기 충전부(2)의 충전전압을 기준전압(Vref₁)과 비교하여 그에따른 논리 전압을 출력하는 제1비교부(3)와, 상기 콘트롤 펄스 일치화부(1)에서 출력되는 전압을 기준전압(Vref₂)과 비교하여 그에따른 논리전압을 출력하는 제2비교부(4)와, 상기 제1비교부(3), 제2비교부(4)의 출력전압을 입력신호(S), (R)로 하여 정방향 고속모드(FF)나 되감기모드(REW)에서 VISS신호가 검출되었음을 나타내는 검출신호를 소정시간동안 저전위 또는 고전위로 출력하는 플립플롭(FF1)으로 구성한 것으로, 이와같이 구성한 본 고안의 작용 및 효과를 첨부한 제2도를 참조하여 상세히 설명하면 다음과 같다.1 is a schematic diagram of the present invention, as shown therein, an inverter I1 for inverting and outputting a reproduced control pulse Ei, and a signal input from the inverter I1 in the forward high speed mode FF ( The control pulse matching unit outputs V1) as it is, and inverts the input signal V1 in the rewind mode REW so that a control pulse having the same duty ratio is output in the forward high speed mode FF or the rewind mode REW. (1) and layer the power supply terminal voltage (Vcc) under the control of the pulse output from the control pulse matching unit (1). A first comparator 3 for discharging the charging unit 2 for discharging, a charging voltage of the charging unit 2 with a reference voltage Vref ₁ , and outputting a logic voltage according thereto; and the control pulse matching unit 1 The output voltages of the second comparator 4 and the first comparator 3 and the second comparator 4 for outputting a logic voltage according to the voltage output from the reference voltage Vref ₂ are compared. A flip-flop FF1 that outputs a detection signal indicating that the VISS signal has been detected in the forward fast mode FF or the rewind mode REW as the input signals S and R at a low or high potential for a predetermined time. When described in detail with reference to Figure 2 attached to the operation and effects of the present invention configured as described above are as follows.

본 고안의 작용 설명에 앞서, VISS(VHS Index Search System)란, 콘덴롤트랙에 콘트롤 펄스를 코딩하여 기록하는데 있어서, 63±3비트로 구성된 인덱스신호를 프로그램 시작지점에 기록하고, 재생시 VISS서치키이가 눌린 상태에서 그 인덱스신호가 검출되지 않으며, 계속 FF/REW를 수행하다가 그 인덱스 신호가 검출되면, 이때부터 정상적인 재생동작을 수행하는 것을 말한다.Prior to the description of the operation of the present invention, the VISS (VHS Index Search System) is a control pulse coded recording on the condensate track. The index signal composed of 63 ± 3 bits is recorded at the program start point, and the VISS search key When the index signal is not detected in the pressed state and continues to perform FF / REW, and the index signal is detected, it means that normal playback operation is performed from this time.

여기서, 레코드 콘트롤 펄스의 듀티비가 16±5%인것을 "0"으로 처리이고, 27.5±2.5인것을 "1"로 규정하였다. 즉, 프로그램 시작점에 27.5±2.5%의 듀티비를 갖는 인덱스 펄스가 63±6비트(개)기록되어 있어 있는 지점까지 고속주행을 한 후, 정상적인 재생 기능을 수행하게 되는데, 본 고안에 의하여 그 인덱스신호가 검출되는 과정을 설명하면 하기와 같다.Herein, the duty ratio of the record control pulse is 16 ± 5%, which is treated as " 0 ", and it is defined as " 1 " that is 27.5 ± 2.5. That is, after the high-speed driving to the point where the index pulse having a duty ratio of 27.5 ± 2.5% is recorded at 63 ± 6 bits (pieces) at the program start point, the normal playback function is performed. The process of detecting a signal is as follows.

먼저, 사용자가 테이프의 현재 위치보다 전에 있는 인덱스 지점을 찾는 VISS 서치키이를 입력하면, 되감기(REW)모드에서 트랜지스터(Q1)의 베이스에 저전위가 공급되므로 그 트랜지스터(Q1)가 오프되고, 이에 따라 연산증폭기(OP1)의 반전입력단자(-)와 비반전 입력단자(+)의 입력전압이 서로 같아 그반전, 비반전 입력단 자측으로 전류가 흐르지않으므로 입력전압(V1)은 연산증폭기(OP1)의 출력단자에 그대로 나타나게 된다.First, when the user inputs a VISS search key that finds an index point before the current position of the tape, the transistor Q1 is turned off because the low potential is supplied to the base of the transistor Q1 in the rewind mode. Accordingly, since the input voltages of the inverting input terminal (-) and the non-inverting input terminal (+) of the operational amplifier OP1 are equal to each other and no current flows to the inverting and non-inverting input terminals, the input voltage V1 is the operational amplifier OP1. It is displayed on the output terminal of.

그러나, 테이프의 현재 위치보다 후면에 있는 인덱스 지점을 찾는 VISS서치키이를 입력하면, 정방향 고속주행모드(FF)에서 상기 트랜지스터(Q1) 베이스에 고전위가 공급되어 그 트랜지스터(Q1)가 온되므로 상기 연산 증폭기(OP1)의 반전, 비반전입력단자에 모두 5V가 나타나게 되고, 이때 연산증폭기(OP1)의 출력단자측으로 흐르는 전류 i=(Vi-5)/R이 되어 Vo₁5-(V_i-5). Vo₁=10-V₁이 되므로 그 연산증폭기(OP1)출력단에는 입력전압(V1)이 반전되어 나타난다.However, if the VISS search key is inputted to find the index point located behind the current position of the tape, the high potential is supplied to the base of the transistor Q1 in the forward fast driving mode FF so that the transistor Q1 is turned on. 5V appears at both the inverting and non-inverting input terminals of the operational amplifier OP1, and at this time, the current i = (Vi-5) / R flowing to the output terminal side of the operational amplifier OP1 becomes Vo ₁ 5- (V _i- 5). Since Vo ₁ = 10-V ₁ , the input voltage V1 is inverted at the output terminal of the operational amplifier OP1.

따라서, 정방향 고속주행 모드(FF)에서 콘트롤 펄스는 인버터(I1)를 통과한 V1시점에서 제2도의 (a)와 같이 입력되거나 되감기 모드(REW)에서 그 콘트롤신호가 제2도의 (b)와 같이 입력되는 것에 관계없이 상기 연산증폭기(OP1)의 출력단자에 나타나는 콘트롤펄스의 듀티비는 제2도의 (c)에서와 같이 동일하다. 단, 여기서 T1 구간은 정상시 콘트롤펄스의 듀티비를 표시하는 파형으로서 이의 듀티비는 60±5%이고, T2구간은 VISS신호가 기록된 콘트롤펄스의 듀티비를 표시하는 파형으로서 이의 듀티비는 27.5±2.5%이다.Accordingly, in the forward fast driving mode FF, the control pulse is input as shown in FIG. 2A at the time V1 passing through the inverter I1, or in the rewind mode REW, the control signal is compared with FIG. Irrespective of the input, the duty ratio of the control pulses appearing at the output terminal of the operational amplifier OP1 is the same as in (c) of FIG. In this case, the T1 section is a waveform representing the duty ratio of the control pulse at normal time, and its duty ratio is 60 ± 5%, and the T2 section is a waveform representing the duty ratio of the control pulse on which the VISS signal is recorded. 27.5 ± 2.5%.

한편, 상기 연산증폭기(OP1)의 출력단자에서 출력되는 신호가 직접비교기(CP2)의 반전입력단자에 공급되어 기준전압(Vref₂)과 비교됨과 아울러, 그출력신호에 의하여 트랜지스터(Q2)의 온, 오프가 제어되면서, 이때, 시정수(T=R5. C1)데 따른 전압이 콘덴서(C1)에 충방전되어 제2도의 (d)와 같이 나타나고, 그충전전압이 비교기(CP1)에 공급되어 기준전압(Vref₁)과 비교된다.On the other hand, the signal output from the output terminal of the operational amplifier OP1 is supplied to the inverting input terminal of the direct comparator CP2 and compared with the reference voltage Vref ₂ , and the transistor Q2 is turned on by the output signal. , The off is controlled, at this time, the voltage according to the time constant (T = R5. C1) is charged and discharged in the capacitor (C1) appears as shown in Figure 2 (d), the charge voltage is supplied to the comparator (CP1) It is compared with the reference voltage Vref ₁ .

이에 따라 상기 비교기(CP2)는 제2도의 (e)와 같이 상기 연산증폭기(OP1)로 부터 입력되는 제2도의 (c)와 같은 펄스의 저전위 영역에서 고전위를 출력하고, 비교기(CP1)의 충전전압의 레벨이 소정 레벨(Vcc×2/3)을 상회하는 시점에서부터 고전위를 출력하게 된다.Accordingly, the comparator CP2 outputs a high potential in the low potential region of the pulse as shown in (c) of FIG. 2 input from the operational amplifier OP1 as shown in (e) of FIG. 2, and the comparator CP1. The high potential is outputted from the point when the level of the charging voltage of the voltage exceeds the predetermined level (Vcc x 2/3).

그리고, 상기 비교기(CP1), (CP2)의 출력이 다시 RS플리플롭(FF1)의 입력단자(S), (R)에 공급되어 그 입력단자(S)에 입력되는 전위가 저전위에서 고전위로 변환될때 그 플립플롭(FF1)의 출력단자(Q)에서 출력되던 고전위가 저전위로 변환되어 그 출력단자(Q)에 제2도의 (g)와 같은 파형이 출력된다.The outputs of the comparators CP1 and CP2 are again supplied to the input terminals S and R of the RS flip-flop FF1, and the potential inputted to the input terminal S is converted from low to high potential. In this case, the high potential output from the output terminal Q of the flip-flop FF1 is converted into a low potential, and a waveform such as (g) of FIG. 2 is output to the output terminal Q.

상기 플립플롭(FF1)의 출력단자(Q)에서 저전위가 출력되는 시점(T2)이 인덱스신호가 검출된 시점이며, 이 저전위 신호가 마이크로컴퓨터(도면에 미표시)에 공급되어 그 마이크로컴퓨터가 플립플롭(FF1)의 출력단자(Q)에서 출력되는 전압을 스캔하여 미리 지정한 소정시간 이상동안 저전위가 출력되는 것이 검출되면 이때부터 재생동작이 수행되게 시스템을 제어한다.The point T2 at which the low potential is output from the output terminal Q of the flip-flop FF1 is the point at which the index signal is detected, and the low potential signal is supplied to a microcomputer (not shown) to provide the microcomputer. When the voltage output from the output terminal Q of the flip-flop FF1 is detected and the low potential is detected for a predetermined time or more, the system is controlled to perform the regeneration operation from this time.

이상에서 상세히 설명한 바와같이 본 고안은 간단한 구성의 회로를 이용하여 인덱스신로를 검출할 수 있게 함으로써 사용자에게 원가의 부담을 주지않으면서 프로그램의 고속 서치에 이바지할 수 있는 효과가 있다.As described in detail above, the present invention makes it possible to detect an index path using a circuit having a simple configuration, thereby contributing to the high-speed search of a program without burdening the user.

Claims

Inverter I1 for inverting and outputting the reproduced control pulse Ei, and in the forward high speed mode FF, the signal V1 input from the inverter I1 is output as it is, and in the rewind mode REW, the input signal. A control pulse matching unit 1 for inverting (V1) and outputting a control pulse having the same duty ratio in the forward fast mode (FF) or the rewinding mode (REW); and output from the control pulse matching unit 1 The power supply terminal voltage (Vcc) is charged under the control of pulse. The first comparison unit 3 and the control pulse matching unit 1 outputting the charging unit 2 for discharging and the logic voltage corresponding to the charging voltage of the charging unit 2 compared with (Vref ₁ ) The output voltages of the second comparator 4 and the first comparator 3 and the second comparator 4 for comparing the voltage with the reference voltage Vref ₂ and outputting the logic voltage according thereto are input signals ( S) and (R), characterized in that the flip-flop FF1 outputs a detection signal indicating that the VISS signal has been detected in the forward fast mode FF or the rewind mode REW for a predetermined time at low or high potential. Vis detection circuit.