KR0150120B1 - Recording type detecting circuit - Google Patents

Recording type detecting circuit Download PDF

Info

Publication number
KR0150120B1
KR0150120B1 KR1019950033020A KR19950033020A KR0150120B1 KR 0150120 B1 KR0150120 B1 KR 0150120B1 KR 1019950033020 A KR1019950033020 A KR 1019950033020A KR 19950033020 A KR19950033020 A KR 19950033020A KR 0150120 B1 KR0150120 B1 KR 0150120B1
Authority
KR
South Korea
Prior art keywords
comparator
input terminal
inverting input
recording method
output
Prior art date
Application number
KR1019950033020A
Other languages
Korean (ko)
Other versions
KR970017310A (en
Inventor
최일운
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950033020A priority Critical patent/KR0150120B1/en
Publication of KR970017310A publication Critical patent/KR970017310A/en
Application granted granted Critical
Publication of KR0150120B1 publication Critical patent/KR0150120B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing

Abstract

이 발명은 표준 녹화 방식 및 장시간 녹화 방식 판별회로에 관한 것으로서, 입력 신호를 받아들여 증폭한 후 출력하는 이득 제어 증폭기와, 상기 이득 제어 증폭기에서 출력된 신호를 입력받아 포락선을 검출하여 출력하는 포락선 검출기와, 상기 포락선 검출기의 출력 신호를 반전 입력단자로, 기준 전압을 비반전 입력단자로 입력받아 비교하여 비교 결과를 논리 신호로 출력하는 제1 비교기와, 상기 포락선 검출기의 출력단자와 제1 비교기의 반전 입력단자를 연결하는 저항과, 상기 저항과 병렬로 연결되는 커패시터와, 상기 제1 비교기의 반전 입력단자와 전원을 연결하는 다이오드와, 상기 제1 비교기의 출력 신호를 반전 입력단자로, 기준 전압을 비반전 입력단자로 입력받아 비교하여 출력하는 제2 비교기와, 상기 제1 비교기의 출력단자와 상기 제2 비교기의 반전 입력단자를 연결하는 저항과, 상기 저항과 접지를 연결하는 커패시터로 구성되어, 캠코더에서 후진 탐색을 할 때나 전진 탐색을 할 때 테이프에 녹화된 방식이 표준 녹화 방식이지 장시간 녹화 방식인지를 판별하는 표준 녹화 방식 및 장시간 녹화 방식 및 장시간 녹화 방식 판별 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a standard recording method and a long time recording method discriminating circuit, comprising: a gain control amplifier that receives an input signal, amplifies it, and outputs it; and an envelope detector that detects and outputs an envelope by receiving a signal output from the gain control amplifier. A first comparator configured to receive an output signal of the envelope detector as an inverting input terminal and compare a reference voltage with a non-inverting input terminal, and output a comparison result as a logic signal; and an output terminal of the envelope detector and a first comparator A resistor for connecting an inverting input terminal, a capacitor connected in parallel with the resistor, a diode for connecting the inverting input terminal of the first comparator and a power supply, and an output signal of the first comparator as an inverting input terminal, And a second comparator configured to receive and compare a non-inverting input terminal with a non-inverting input terminal, and output the second comparator and the second comparator It consists of a resistor that connects the inverting input terminal of the comparator and a capacitor that connects the resistor and the ground, so whether the recording method is a standard recording method or a long recording method when the camcorder searches backward or forward. A standard recording method for discriminating, and a long time recording method and a long time recording method discriminating circuit.

Description

표준 녹화 방식 및 장시간 녹화 방식 판별 회로Standard recording method and long time recording method discrimination circuit

제1도는 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 회로도이고,1 is a circuit diagram of a conventional standard recording method and a long time recording method discriminating circuit,

제2도는 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 파형도이고,2 is a waveform diagram of a conventional standard recording method and a long time recording method discriminating circuit,

제3도는 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 오동작시의 파형도이고,3 is a waveform diagram at the time of malfunction of a conventional standard recording method and a long time recording method discriminating circuit,

제4도는 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 회로도이고,4 is a circuit diagram of a standard recording method and a long time recording method discriminating circuit according to an embodiment of the present invention,

제5도는 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 파형도이고,5 is a waveform diagram of a standard recording method and a long time recording method discriminating circuit according to an embodiment of the present invention;

제6도는 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로에서 클램프 동작시의 파형도이다.6 is a waveform diagram during clamp operation in the standard recording method and the long time recording method discriminating circuit according to the embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 이득 제어 증폭기 20 : 포락선 검출기10: gain control amplifier 20: envelope detector

30 : 제1 비교기 40 : 제2 비교기30: first comparator 40: second comparator

D1 : 다이오드D1: diode

이 발명은 표준 녹화 방식(SP, Standard Play mode) 및 장시간 녹화 방식(LP, Long Play mode) 판별 회로에 관한 것으로서, 더욱 상세하게 말하자면, 캠코더(Camcorder)에서 후진 탐색(Rewind Search)을 할 때나 전진 탐색(Forward Search)을 할 때 테이프에 녹화된 방식이 표준 녹화 방식(SP)인지 장시간 녹화 방식(LP)인지를 판별하는 표준 녹화 방식(SP) 및 장시간 녹화 방식(LP) 판별 회로에 관한 것이다.The present invention relates to a standard recording mode (SP, Standard Play mode) and a long recording mode (LP, Long Play mode) discrimination circuit, and more specifically, when performing a reverse search (Rewind Search) in the camcorder (Camcorder) The present invention relates to a standard recording method (SP) and a long time recording method (LP) discrimination circuit for determining whether a method recorded on a tape is a standard recording method SP or a long time recording method LP when performing a forward search.

이하, 첨부된 도면을 참조로 하여 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로에 대하여 설명한다.Hereinafter, a conventional standard recording method and a long time recording method determination circuit will be described with reference to the accompanying drawings.

제1도는 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로도이다.1 is a conventional standard recording method and a long time recording method discriminating circuit diagram.

제1도에 도시되어 있는 바와 같이, 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 구성은, 입력 신호(A)를 받아들여 증폭한 후 출력하는 이득 제어 증폭기(10)와, 상기 이득 제어 증폭기(10)에서 출력된 신호를 입력받아 포락선을 검출하여 출력하는 포락선 검출기(20)와, 상기 포락선 검출기(20)의 출력 신호를 반전 입력단자로, 기준 전압(V2)을 비반전 입력단자로 입력받아 비교하여 비교 결과를 논리(Logic) 신호로 출력하는 제1 비교기(30)와, 상기 포락선 검출기(20)의 출력단자와 제1 비교기(30)의 반전 입력단자를 연결하는 저항(R1)과, 상기 저항(R1)과 병렬로 연결되는 커패시터(C1)와, 상기 제1 비교기(30)의 반전 입력단자와 전원(V1)을 연결하는 저항(R2)과, 상기 제1 비교기(30)의 출력 신호를 반전 입력단자로, 기준 전압(V3)을 비반전 입력단자로 입력받아 비교하여 출력하는 제2 비교기(40)와, 상기 제1 비교기(30)의 출력단자와 상기 제2 비교기(40)의 반전 입력단자를 연결하는 저항(R3)과, 상기 저항(R3)과 접지를 연결하는 커패시터(C2)로 이루어진다.As shown in FIG. 1, the structure of the conventional standard recording method and the long time recording method discrimination circuit includes a gain control amplifier 10 that receives an input signal A, amplifies it, and outputs the same, and the gain control amplifier. An envelope detector 20 that receives the signal output from 10 and detects and outputs an envelope; and an output signal of the envelope detector 20 as an inverting input terminal and a reference voltage V2 as a non-inverting input terminal. A first comparator 30 which receives the received comparison result and outputs a comparison result as a logic signal, a resistor R1 connecting the output terminal of the envelope detector 20 and the inverting input terminal of the first comparator 30 and A capacitor (C1) connected in parallel with the resistor (R1), a resistor (R2) connecting the inverting input terminal of the first comparator (30) and the power supply (V1), and the first comparator (30) of the Input the output signal to the inverting input terminal and the reference voltage (V3) to the non-inverting input terminal. The second comparator 40 for comparing and outputting, the resistor R3 connecting the output terminal of the first comparator 30 and the inverting input terminal of the second comparator 40, the resistor R3 and ground It consists of a capacitor (C2) connecting.

상기의 구성에 의한 종래의 표준 녹화 및 장시간 녹화 방식 판별 회로의 동작은 다음과 같다.The operation of the conventional standard recording and long time recording method discrimination circuits according to the above configuration is as follows.

전원이 인가되면, 이득 제어 증폭기(10)에서 입력 신호(A)를 받아들여 증폭시킨다.When power is applied, the gain control amplifier 10 receives the input signal A and amplifies it.

포락선 검출기(20)에서는 상기 이득 제어 증폭기(10)에서 증폭된 신호의 포락선을 검출한다.The envelope detector 20 detects an envelope of the signal amplified by the gain control amplifier 10.

제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은The average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is

VDmean= VCmean* R2 / (R1+R2) + V1 * R1 / (R1+R2) [물리식1]에 의해 결정된다.(여기서, VCmean은 포락선 검출기(20) 출력단자(C)의 평균 직류 전압이다)V Dmean = V Cmean * R2 / (R1 + R2) + V1 * R1 / (R1 + R2) is determined by [Physical Formula 1], where V Cmean is defined by the envelope detector 20 output terminal C. Average DC voltage)

상기 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)에 평균적으로 포락선 신호가 실리게 된다.The envelope signal is loaded on the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30.

제1 비교기(30)는 반전 입력단자(D)의 평균 직류 전압(VDmean)과 비반전 입력단자의 기준 전압(V2)을 비교하여 비교 결과를 논리 신호로 변환하여 출력한다.The first comparator 30 compares the average DC voltage V Dmean of the inverting input terminal D with the reference voltage V2 of the non-inverting input terminal, converts the comparison result into a logic signal, and outputs the result.

저항(R3)과 커패시터(C2)는 제1 비교기(30) 출력단자(E)의 논리 신호를 듀티(Duty)의 비에 따라 제2 비교기(40) 반전 입력단자(F)의 전압(VF)으로 직류화 한다.The resistor R3 and the capacitor C2 transfer the logic signal of the output terminal E of the first comparator 30 to the voltage VF of the inverting input terminal F of the second comparator 40 according to the duty ratio. DC to

제2 비교기(40)는 반전 입력단자(F)의 전압(VF)과 비반전 입력단자의 기준 전압(V3)을 비교해서 상위 레벨(5V)인지 하위 레벨(0V)인지를 결정하여 출력한다.The second comparator 40 compares the voltage VF of the inverting input terminal F with the reference voltage V3 of the non-inverting input terminal to determine whether the upper level 5V or the lower level 0V is output.

즉, [물리식1]에 나타나 있듯이, 포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VDmean)과 설정 전압(V1)이 저항(R1), 저항(R2), 커패시터(C1)를 거쳐서 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)을 결정하여 그 평균 전압에 신호를 실어 보낸다.That is, as shown in [Physical Equation 1], the average DC voltage V Dmean and the set voltage V1 of the envelope detector 20 output terminal C are divided into a resistor R1, a resistor R2, and a capacitor C1. The average comparator DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is determined, and a signal is sent to the average voltage.

제2도는 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 파형도이다.2 is a waveform diagram of a conventional standard recording method and a long time recording method discriminating circuit.

표준 녹화 방식(SP)일 경우에 이득 제어 증폭기(10)의 이득(Gain)이 8배이고, 입력 신호(A)의 진폭(VApeak)이 0.5V라 가정하면, 이득 제어 증폭기(10)에서 출력되는 증폭 신호(B)의 진폭은 4V가 된다.Assuming that the gain of the gain control amplifier 10 is 8 times and the amplitude V Apeak of the input signal A is 0.5V in the case of the standard recording method SP, the output of the gain control amplifier 10 is output. The amplitude of the amplified signal B is 4V.

포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VDmean)이 3V이고, 저항(R1)이 1MΩ, 저항(R2) 0.4 MΩ, 전압(V1)이 2.8V라 가정하면, 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은 [물리식1]에 의해서 Assuming that the average DC voltage V Dmean of the envelope detector 20 output terminal C is 3 V, the resistance R1 is 1 MΩ, the resistance R2 is 0.4 MΩ, and the voltage V1 is 2.8 V, the first comparator (30) The average DC voltage (V Dmean ) of the inverting input terminal (D) is expressed by [Physical Formula 1].

VDmean= 3 * 0.4 / (1+0.4) +2.8 * 1 / (1 + 0.4) = 2.85V가 된다.V Dmean = 3 * 0.4 / (1 + 0.4) +2.8 * 1 / (1 + 0.4) = 2.85V.

기준 전압(V2)을 2.5V라 가정하면, 제1 비교기(30)의 출력(E)은 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 낮은 부분은 상위 레벨(5V), 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 높은 부분은 하위 레벨(0V)인 논리 신호가 된다.Assuming that the reference voltage V2 is 2.5V, the output E of the first comparator 30 has an average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 and the reference voltage V2. The lower part becomes a logic signal having a lower level (0 V) when the upper level (5 V) and the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 are higher than the reference voltage V2. .

상기 제1 비교기(30)의 출력(E)은 저항(R3)과 커패시터(C2)를 거쳐 듀티의 비에 따라 직류 전압으로 변화하여 제2 비교기(40)에 입력된다.The output E of the first comparator 30 is converted into a DC voltage according to the duty ratio through the resistor R3 and the capacitor C2 and input to the second comparator 40.

제2 비교기(40)는 반전 입력단자(F)의 전압(VF)과 기준 전압(V3)을 비교할 때 반전 입력단자(F)의 전압(VF)이 기준 전압(V3)보다 크기 때문에 하위 레벨(0V)을 출력한다.When the second comparator 40 compares the voltage VF of the inverting input terminal F and the reference voltage V3, the second comparator 40 has a lower level (B) because the voltage VF of the inverting input terminal F is greater than the reference voltage V3. 0V) is output.

장시간 녹화 방식(LP)일 경우에는 입력 신호(A)의 진폭(VApeak)이 0.375이고, 다른 조건은 표준 녹화 방식(SP)과 같다.In the case of the long time recording method LP, the amplitude V Apeak of the input signal A is 0.375, and other conditions are the same as those of the standard recording method SP.

이득 제어 증폭기(10)의 이득(Gain)이 8배이므로 이득 제어 증폭기(10)에서 출력되는 증폭 신호(B)의 진폭은 3V가 된다.Since the gain of the gain control amplifier 10 is 8 times, the amplitude of the amplified signal B output from the gain control amplifier 10 is 3V.

포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VDmean)이 3.3V이고, 저항(R1)이 1 MΩ 저항(R2)이 0.4 MΩ, 전압(V1)이 2.8V이므로, 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은 (식 1)에 의해서The first comparator since the average DC voltage V Dmean of the envelope detector 20 output terminal C is 3.3 V, the resistance R1 is 1 MΩ, the resistance R2 is 0.4 MΩ, and the voltage V1 is 2.8 V. (30) The average DC voltage (V Dmean ) of the inverting input terminal (D) is expressed by (1).

VDmean= 3.3 * 0.4 / (1+0.4) +2.8 * 1 / (1 + 0.4) = 2.94V가 된다.V Dmean = 3.3 * 0.4 / (1 + 0.4) + 2.8 * 1 / (1 + 0.4) = 2.94V.

기준 전압(V2)을 2.5V이므로 제1 비교기(30)의 출력(E)은 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 낮은 부분은 상위 레벨(5V), 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 높은 부분은 하위 레벨(0V)인 논리 신호가 된다.Since the reference voltage V2 is 2.5V, the output E of the first comparator 30 is a portion in which the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is lower than the reference voltage V2. The upper level 5V, the portion of the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 higher than the reference voltage V2 becomes a logic signal having the lower level 0V.

상기 제1 비교기(30)의 출력(E)은 저항(R3)과 커패시터(C2)를 거쳐 듀티의 비에 따라 직류 전압으로 변화하여 제2 비교기(40)에 입력된다.The output E of the first comparator 30 is converted into a DC voltage according to the duty ratio through the resistor R3 and the capacitor C2 and input to the second comparator 40.

제2 비교기(40)는 반전 입력단자(F)의 전압(VF)과 기준 전압(V3)을 비교할 때 반전 입력단자(F)의 전압(VF)이 기준 전압(V3)보다 작기 때문에 상위 레벨(5V)을 출력한다.When the second comparator 40 compares the voltage VF of the inverting input terminal F and the reference voltage V3, the voltage VF of the inverting input terminal F is smaller than the reference voltage V3. Outputs 5V).

상기 실시예에서는 제1 헤드(A Head)와 제2 헤드(B Head)간에 읽힌 신호가 크기에 있어서 차이가 없이 일정한 레벨(Level)일 때를 나타낸 것이다.In the above embodiment, the signal read between the first head A head and the second head B head has a constant level without a difference in magnitude.

그러나 상기한 종래의 기술은 입력 신호(A)의 파형의 크기(VApeak)가 제1 헤드(A Head)는 0.375V, 제2 헤드(B Head)는 0.45V일 경우에 제1 헤드에서 읽힌 신호에 의해 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은 제2 헤드에서 읽힌 신호에 의해 형성된 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)보다 기준 전압(V2)와의 비교에서 전압 차이가 줄어들어 제1 비교기(30)의 출력의 듀티 폭이 커져서 오동작을 할 가능성이 있다는 문제점이 있다.However, the above-described conventional technology reads from the first head when the magnitude V waveform of the input signal A is 0.375V for the first head A and 0.45V for the second head B. According to the signal, the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is the average DC voltage of the inverting input terminal D of the first comparator 30 formed by the signal read from the second head ( There is a problem that the voltage difference is reduced in comparison with the reference voltage V2 than V Dmean so that the duty width of the output of the first comparator 30 is increased, which may cause a malfunction.

제3도는 종래의 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 오동작시의 파형도이다.3 is a waveform diagram at the time of malfunction of the conventional standard recording method and the long time recording method discrimination circuit.

따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 제1 헤드와 제2 헤드에 의해 읽힌 신호간의 크기에 있어서 차이가 있어 포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VDmean)의 상위 레벨이 편차가 있을지라도 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)의 상위 레벨을 일정한 전압으로 재배열시켜 안정적인 표준 녹화 방식 및 장시간 녹화 방식 검출 동작을 얻기위한 표준 녹화 방식 및 장시간 녹화 방식 판별 회로를 제공하기 위한 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems, and there is a difference in magnitude between the signals read by the first head and the second head, so that the average DC voltage of the output terminal C of the envelope detector 20 ( top level of V Dmean) is even if there is a deviation of the first comparator 30, the inverting input to the rearrangement with a constant voltage of high level of the terminal (D) the average direct current voltage (V Dmean) of reliable standard recording mode and a long time recording mode is detected It is to provide a standard recording method and a long time recording method discrimination circuit for obtaining the operation.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 입력 신호를 받아들여 증폭한 후 출력하는 이득 제어 증폭기와, 상기 이득 제어 증폭기에서 출력된 신호를 입력받아 포락선을 검출하여 출력하는 포락선 검출기와, 상기 포락선 검출기의 출력 신호를 반전 입력단자로, 기준 전압을 비반전 입력단자로 입력받아 비교하여 비교 결과를 논리 신호로 출력하는 제1 비교기와, 상기 포락선 검출기의 출력단자와 제1 비교기의 반전 입력단자를 연결하는 저항과, 상기 저항과 병렬로 연결되는 커패시터와, 상기 제1 비교기의 반전 입력단자와 전원을 연결하는 다이오드와, 상기 제1 비교기의 출력 신호를 반전 입력단자로, 기준 전압을 비반전 입력단자로 입력받아 비교하여 출력하는 제2 비교기와, 상기 제1 비교기의 출력단자와 상기 제2 비교기의 반전 입력단자를 연결하는 저항과, 상기 저항과 접지를 연결하는 커패시터로 이루어진다.As a means for achieving the above object, the configuration of the present invention includes a gain control amplifier that receives an input signal, amplifies and outputs it, an envelope detector which receives the signal output from the gain control amplifier and detects and outputs an envelope; A first comparator configured to receive an output signal of the envelope detector as an inverting input terminal, compare a reference voltage with a non-inverting input terminal, and output a comparison result as a logic signal; A resistor connecting an input terminal, a capacitor connected in parallel with the resistor, a diode connecting the inverting input terminal of the first comparator and a power supply, and an output signal of the first comparator are the inverting input terminals. A second comparator that is inputted as a non-inverting input terminal and compares and outputs the inverted output terminal of the first comparator and the second comparator A resistor connecting the input terminal, and a capacitor connecting the resistor and the ground.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.By the above configuration, the most preferred embodiment that can be easily carried out by those skilled in the art with reference to the present invention will be described in detail with reference to the accompanying drawings.

제4도는 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 회로도이다.4 is a circuit diagram of a standard recording method and a long time recording method discriminating circuit according to an embodiment of the present invention.

첨부한 제4도에 도시되어 있듯이, 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 구성은, 입력 신호(A)를 받아들여 증폭한 후 출력하는 이득 제어 증폭기(10)와, 상기 이득 제어 증폭기(10)에서 출력된 신호를 입력받아 포락선을 검출하여 출력하는 포락선 검출기(20)와, 상기 포락선 검출기(20)의 출력 신호를 반전 입력단자로, 기준 전압(V2)을 비반전 입력단자로 입력받아 비교하여 비교 결과를 논리 신호로 출력하는 제1 비교기(30)와, 상기 포락선 검출기(20)의 출력단자와 제1 비교기(30)의 반전 입력단자를 연결하는 저항(R1)과, 상기 저항(R1)과 병렬로 연결되는 커패시터(C1)와, 상기 제1 비교기(30)의 반전 입력단자와 전원(V1)을 연결하는 다이오드(D1)와, 상기 제1 비교기(30)의 출력 신호를 반전 입력단자로, 기준 전압(V3)을 비반전 입력단자로 입력받아 비교하여 출력하는 제2 비교기(40)와, 상기 제1 비교기(30)의 출력단자와 상기 제2 비교기(40)의 반전 입력단자를 연결하는 저항(R3)과, 상기 저항(R3)과 접지를 연결하는 커패시터(C2)로 이루어진다.As shown in FIG. 4, the configurations of the standard recording method and the long time recording method discriminating circuit according to the embodiment of the present invention include a gain control amplifier 10 that receives an input signal A, amplifies it, and outputs the amplified signal. Enclosure detector 20 for receiving the signal output from the gain control amplifier 10 to detect and output an envelope, and the output signal of the envelope detector 20 as an inverting input terminal, and the reference voltage (V2) ratio A resistor (R1) connecting the first comparator (30) to receive the input from the inverting input terminal and compare and output the comparison result as a logic signal; ), A capacitor C1 connected in parallel with the resistor R1, a diode D1 connecting the inverting input terminal of the first comparator 30 and the power supply V1, and the first comparator 30. ) Output signal is the inverting input terminal and the reference voltage (V3) is not inverted. A second comparator 40 inputted to the terminal for comparison and output, a resistor R3 connecting the output terminal of the first comparator 30 to the inverting input terminal of the second comparator 40, and the resistor ( R3) and a capacitor (C2) connecting the ground.

상기의 구성에 의한 이 발명의 실시예에 따른 표준 녹화방식 및 장시간 녹화 방식 판별 회로의 작용은 다음과 같다.The operation of the standard recording method and the long time recording method discriminating circuit according to the embodiment of the present invention by the above configuration is as follows.

전원이 인가되면, 이득 제어 증폭기(10)에서 입력 신호(A)를 받아들어 증폭시킨다.When power is applied, the gain control amplifier 10 receives the input signal A and amplifies it.

포락선 검출기(20)에서는 상기 이득 제어 증폭기(10)에서 증폭된 신호의 포락선을 검출한다.The envelope detector 20 detects an envelope of the signal amplified by the gain control amplifier 10.

제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은The average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is

VDmean= VCmean* R2 / (R1+R2) + V1 * R1 / (R1+R2) [물리식1]에 의해 결정된다.(여기서, VCmean은 포락선 검출기(20) 출력단자(C)의 평균 직류 전압이다)V Dmean = V Cmean * R2 / (R1 + R2) + V1 * R1 / (R1 + R2) is determined by [Physical Formula 1], where V Cmean is defined by the envelope detector 20 output terminal C. Average DC voltage)

상기 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)에 평균적으로 포락선 신호가 실리게 된다.The envelope signal is loaded on the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30.

제1 비교기(30)는 반전 입력단자(D)의 평균 직류 전압(VDmean)과 비반전 입력단자의 기준 전압(V2)을 비교하여 비교 결과를 논리 신호로 변환하여 출력한다.The first comparator 30 compares the average DC voltage V Dmean of the inverting input terminal D with the reference voltage V2 of the non-inverting input terminal, converts the comparison result into a logic signal, and outputs the result.

저항(R3)과 커패시터(C2)는 제1 비교기(30) 출력단자(E)의 논리 신호를 듀티(Duty)의 비에 따라 제2 비교기(40) 반전 입력단자(F)의 전압(VF)으로 직류화 한다.The resistor R3 and the capacitor C2 transfer the logic signal of the output terminal E of the first comparator 30 to the voltage VF of the inverting input terminal F of the second comparator 40 according to the duty ratio. DC to

제2 비교기(40)는 반전 입력단자(F)의 전압(VF)과 비반전 입력단자의 기준 전압(V3)을 비교해서 상위 레벨(5V)인지 하위 레벨(0V)인지를 결정하여 출력한다.The second comparator 40 compares the voltage VF of the inverting input terminal F with the reference voltage V3 of the non-inverting input terminal to determine whether the upper level 5V or the lower level 0V is output.

즉, [물리식1]에 나타나 있듯이, 포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VCmean)과 설정 전압(V1)이 저항(R1), 다이오드(D1), 커패시터(C1)를 거쳐서 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)을 결정하여 그 평균 전압에 신호를 실어 보낸다.That is, as shown in [Physical Equation 1], the average DC voltage V Cmean and the set voltage V1 of the output detector C of the envelope detector 20 have a resistance R1, a diode D1, and a capacitor C1. The average comparator DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is determined, and a signal is sent to the average voltage.

제5도는 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로의 파형도이고,5 is a waveform diagram of a standard recording method and a long time recording method discriminating circuit according to an embodiment of the present invention;

제6도는 이 발명의 실시예에 따른 표준 녹화 방식 및 장시간 녹화 방식 판별 회로에서 클램프 동작시의 파형도이다.6 is a waveform diagram during clamp operation in the standard recording method and the long time recording method discriminating circuit according to the embodiment of the present invention.

표준 녹화 방식(SP)일 경우에 이득 제어 증폭기(10)의 이득(Gain)이 8배이고, 입력 신호(A)의 진폭(VApeak)이 0.5V라 가정하면, 이득 제어 증폭기(10)에서 출력되는 증폭 신호(B)의 진폭은 4V가 된다.Assuming that the gain of the gain control amplifier 10 is 8 times and the amplitude V Apeak of the input signal A is 0.5V in the case of the standard recording method SP, the output of the gain control amplifier 10 is output. The amplitude of the amplified signal B is 4V.

제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은 클램프 동작을 위한 다이오드(D1)에 의해 포락선 검출기(20) 출력 단자(C)의 평균 직류 전압(VCmean)이 V1 + VD1turnon보다 큰 경우엔 전압(V1 + VD1turnon)에 클램프 된다.A first comparator 30, the average DC voltage (V Cmean) of the inverting input terminal (D) the average direct current voltage (V Dmean) is an envelope detector 20, an output terminal (C) by a diode (D1) for the clamping of the If V1 is greater than V + D1turnon yen is clamped to the voltage (V1 + V D1turnon).

포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VDmean)이 3V이고, 저항(R1)이 1 MΩ, 다이오드 턴온 전압(VD1turnon)이 0.7V, 전압(V1)이 2.8V라 가정하면, 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은 V1 + VD1turnon= 2.8 + 0.7 = 3.5V에 클램프 된다.The average DC voltage V Dmean of the envelope detector 20 output terminal C is 3V, the resistance R1 is 1 MΩ, the diode turn-on voltage V D1turnon is 0.7V, and the voltage V1 is 2.8V. In other words, the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is clamped to V1 + V D1 turnon = 2.8 + 0.7 = 3.5V.

기준 전압(V2)을 2.5V라 가정하면, 제1 비교기(30)의 출력(E)은 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 낮은 부분은 상위 레벨(5V), 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 높은 부분은 하위 레벨(0V)인 논리 신호가 된다.Assuming that the reference voltage V2 is 2.5V, the output E of the first comparator 30 has an average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 and the reference voltage V2. The lower part becomes a logic signal having a lower level (0 V) when the upper level (5 V) and the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 are higher than the reference voltage V2. .

상기 제1 비교기(30)의 출력(E)은 저항(R3)과 커패시터(C2)를 거쳐 듀티의 비에 따라 직류 전압으로 변화하여 제2 비교기(40)에 입력된다.The output E of the first comparator 30 is converted into a DC voltage according to the duty ratio through the resistor R3 and the capacitor C2 and input to the second comparator 40.

제2 비교기(40)는 반전 입력단자(F)의 전압(VF)과 기준 전압(V3)을 비교할 때 반전 입력단자(F)의 전압(VF)이 기준 전압(V3)보다 크기 때문에 하위 레벨(0V)을 출력한다.When the second comparator 40 compares the voltage VF of the inverting input terminal F and the reference voltage V3, the second comparator 40 has a lower level (B) because the voltage VF of the inverting input terminal F is greater than the reference voltage V3. 0V) is output.

장시간 녹화 방식(LP)일 경우에는 입력 신호(A)의 진폭(VApeak)이 0.375이고, 다른 조건은 표준 녹화 방식(SP)과 같다.In the case of the long time recording method LP, the amplitude V Apeak of the input signal A is 0.375, and other conditions are the same as those of the standard recording method SP.

이득 제어 증폭기(10)의 이득(Gain)이 8배이므로 이득 제어 증폭기(10)에서 출력되는 증폭 신호(B)의 진폭은 3V가 된다.Since the gain of the gain control amplifier 10 is 8 times, the amplitude of the amplified signal B output from the gain control amplifier 10 is 3V.

포락선 검출기(20) 출력단자(C)의 평균 직류 전압(VCmean)이 3.3V이고, 저항(R1)이 1 MΩ, 다이오드 턴온 전압(VD1turnon)이 0.7V, 전압(V1)이 2.8V이므로, 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)은 표준 녹화 방식(SP)에서와 마찬가지로 3.5V에 클램프 된다.Since the average DC voltage V Cmean of the envelope detector 20 output terminal C is 3.3V, the resistance R1 is 1 MΩ, the diode turn-on voltage V D1turnon is 0.7V, and the voltage V1 is 2.8V. The average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is clamped to 3.5V as in the standard recording method SP.

기준 전압(V2)을 2.5V이므로 제1 비교기(30)의 출력(E)은 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 낮은 부분은 상위 레벨(5V), 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 기준 전압(V2)보다 높은 부분은 하위 레벨(0V)인 논리 신호가 된다.Since the reference voltage V2 is 2.5V, the output E of the first comparator 30 is a portion in which the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is lower than the reference voltage V2. The upper level 5V, the portion of the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 higher than the reference voltage V2 becomes a logic signal having the lower level 0V.

상기 제1 비교기(30)의 출력(E)은 저항(R3)과 커패시터(C2)를 거쳐 듀티의 비에 따라 직류 전압으로 변화하여 제2 비교기(40)에 입력된다.The output E of the first comparator 30 is converted into a DC voltage according to the duty ratio through the resistor R3 and the capacitor C2 and input to the second comparator 40.

제2 비교기(40)는 반전 입력단자(F)의 전압(VF)과 기준 전압(V3)을 비교할 때 반전 입력단자(F)의 전압(VF)이 기준 전압(V3)보다 작기 때문에 상위 레벨(5V)을 출력한다When the second comparator 40 compares the voltage VF of the inverting input terminal F and the reference voltage V3, the voltage VF of the inverting input terminal F is smaller than the reference voltage V3. Outputs 5V)

표준 녹화 방식(SP)일 경우 제2 비교기(40) 반전 입력단자(F)의 전압(VF)과 장시간 녹화 방식(LP)일 경우 제2 비교기(40) 반전 입력단자(F)의 전압(VF)의 차가 2.5-0.2 = 2.3V로서 표준 녹화 방식(SP)과 장시간 녹화 방식(LP)간의 마진(Margin)을 크게 가질 수 있다.In the case of the standard recording method SP, the voltage VF of the inverting input terminal F of the second comparator 40 and in the case of the long time recording method LP, the voltage VF of the inverting input terminal F of the second comparator 40. ) Is 2.5-0.2 = 2.3V, which may have a large margin between the standard recording method SP and the long recording method LP.

제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 상위 레벨을 클램프 전압에 재배열시킴으로서 제1 헤드(A Head)와 제2 헤드(B Head)간의 크기의 차이에 의한 오동작을 방지할 수 있다.The average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 rearranges the upper level to the clamp voltage, thereby reducing the difference in magnitude between the first head A and the second head B. Malfunction caused by this can be prevented.

이상에서와 같이 이 발명의 실시예에서, 제1 헤드(A Head)와 제2 헤드(B Head)간의 단차가 있을지라도 제1 비교기(30) 반전 입력단자(D)의 평균 직류 전압(VDmean)이 상위 레벨을 클램프 전압에 재배열시킴으로서 제1 헤드(A Head)와 제2 헤드(B Head)간의 크기의 차이에 의한 영향을 방지하는 효과를 가진 표준 녹화 방식 및 장시간 녹화 방식 판별 회로를 제공할 수 있다.As described above, in the exemplary embodiment of the present invention, even if there is a step between the first head A head and the second head B head, the average DC voltage V Dmean of the inverting input terminal D of the first comparator 30 is measured. ) Rearranges the upper level to the clamp voltage to provide a standard recording method and a long time recording method discriminating circuit having an effect of preventing the influence of the difference in size between the first head (A Head) and the second head (B Head). can do.

이 발명의 이러한 효과는 캠코더 분야에 이용될 수 있다.This effect of the present invention can be used in the field of camcorders.

Claims (2)

입력 신호를 받아들여 증폭한 후 출력하는 이득 제어 증폭기와, 상기 이득 제어 증폭기에서 출력된 신호를 입력받아 포락선을 검출하여 출력하는 포락선 검출기와, 상기 포락선 검출기의 출력 신호를 반전 입력단자로, 기준 전압을 비반전 입력단자로 입력받아 비교하여 비교 결과를 논리 신호로 출력하는 제1 비교기와, 상기 포락선 검출기의 출력단자와 제1 비교기의 반전 입력단자를 연결하는 저항과, 상기 저항과 병렬로 연결되는 커패시터와, 상기 제1 비교기의 반전 입력단자와 전원을 연결하는 다이오드와, 상기 제1 비교기의 출력 신호를 반전 입력단자로, 기준 전압을 비반전 입력단자로 입력받아 비교하여 출력하는 제2 비교기와, 상기 제1 비교기의 출력단자와 상기 제2 비교기의 반전 입력단자를 연결하는 저항과, 상기 저항과 접지를 연결하는 커패시터를 포함하여 이루어지는 것을 특징으로 하는 표준 녹화 방식 및 장시간 녹화 방식 판별 회로.A gain control amplifier that receives and amplifies an input signal and outputs the output signal, an envelope detector that receives the signal output from the gain control amplifier, detects and outputs an envelope, and outputs an output signal of the envelope detector as a reference voltage. Is coupled to the non-inverting input terminal and outputs a comparison result as a logic signal, a resistor connecting the output terminal of the envelope detector and the inverting input terminal of the first comparator, and connected in parallel with the resistance. A capacitor, a diode connecting the power supply to the inverting input terminal of the first comparator, a second comparator receiving the output signal of the first comparator as an inverting input terminal and receiving a reference voltage as a non-inverting input terminal and comparing the same; A resistor connecting the output terminal of the first comparator and the inverting input terminal of the second comparator, and connecting the resistor and the ground; Standard recording method and long time recording method discrimination circuit comprising a capacitor. 제1항에 있어서, 상기한 다이오드는 클램프의 동작을 하여 헤드간의 크기의 차이에 의한 오동작을 방지하는 것을 특징으로 하는 표준 녹화 방식 및 장시간 녹화 방식 판별 회로.2. The standard recording method and the long time recording method discrimination circuit according to claim 1, wherein the diode prevents malfunction due to a difference in size between the heads by operating the clamp.
KR1019950033020A 1995-09-29 1995-09-29 Recording type detecting circuit KR0150120B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033020A KR0150120B1 (en) 1995-09-29 1995-09-29 Recording type detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033020A KR0150120B1 (en) 1995-09-29 1995-09-29 Recording type detecting circuit

Publications (2)

Publication Number Publication Date
KR970017310A KR970017310A (en) 1997-04-30
KR0150120B1 true KR0150120B1 (en) 1998-10-15

Family

ID=19428573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033020A KR0150120B1 (en) 1995-09-29 1995-09-29 Recording type detecting circuit

Country Status (1)

Country Link
KR (1) KR0150120B1 (en)

Also Published As

Publication number Publication date
KR970017310A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
KR920003447B1 (en) Schmittrigger circuit
US5434717A (en) Read and/or write integrated circuit having an operation timing adjusting circuit and constant current elements
US7731417B2 (en) Temperature detection circuit
JP3526719B2 (en) Automatic threshold control circuit and signal amplifier circuit
US3505537A (en) Signal envelope discriminator and gating circuit
US4203137A (en) Dual mode read preamplifier with electrical short detector
KR0150120B1 (en) Recording type detecting circuit
US6104199A (en) Magnetic-head short-circuit detector
JPH06338137A (en) Flaw-resistant envelope follower and apparatus for processing of signal from data storage device
JPH03181868A (en) Peak detector
US4485319A (en) Bubble memory sense amplifier
KR890001943B1 (en) Index bust integration circuit in magnetic device
JP3270221B2 (en) Optical signal receiving circuit
US20050147011A1 (en) Optical integrated device
JPS61255478A (en) Signal identification circuit
KR0120585B1 (en) Sp/lp mode detection circuit
KR900003627Y1 (en) Tape's end telecting stabilizing circuit
KR0133866Y1 (en) Circuit for reproducing speed detector using drop-out pulse
KR930004019Y1 (en) Optical disk
KR890000782Y1 (en) Drop out detecting circuit of video disk player
JPH0433563Y2 (en)
JPS6151662A (en) Signal detection circuit
KR930001753Y1 (en) Viss detecting circuit
JP3423150B2 (en) Level detection circuit
KR900006665Y1 (en) Pal/secam system detecting circuit of vtr

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee