KR930001615A - 동기식 다중 장치의 비트 감시회로 - Google Patents
동기식 다중 장치의 비트 감시회로 Download PDFInfo
- Publication number
- KR930001615A KR930001615A KR1019910009179A KR910009179A KR930001615A KR 930001615 A KR930001615 A KR 930001615A KR 1019910009179 A KR1019910009179 A KR 1019910009179A KR 910009179 A KR910009179 A KR 910009179A KR 930001615 A KR930001615 A KR 930001615A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- selecting
- bit
- selection
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 VC12 멀티프레임의 구성도.
제2도는 본 발명에 의한 비트 감시회로의 개략적인 구성을 나타낸 블럭도.
제3도는 제2도의 VC12 비교사상부의 구성을 나타낸 블럭도.
제4도는 제2도는 타이머부의 구성을 나타낸 블럭도.
제5도는 제4도의 각 부분의 신호파형도.
제6도는 제2도의 선택회로의 구성을 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 8비트 탄성버퍼 12,13,15,16 : 어드레스 발생기
14 : 32비트 탄성버퍼 31 : 10분주 카운터
32 : 20분주 카운터 33 : 20msec 펄스분배기
34 : 클럭선택 펄스분배기 35 : 데이타 선택 펄스분배기
41,42,43 : AND 게이트 44 : OR 게이트
100 : VC12 사상부 200 : 비트 감시회로
201 : VC12 비교사상부 202 : 비교부
203 : 타이머부 204,205,206 : 선택회로
Claims (4)
- DS1 종속신호가 VC12 사상부(100)를 통해 VC12 멀티프레임으로 형성되는 동기식 다중장치의 사상/역사상 기능의 동작상태를 시간분할방식으로 감시하기 위한 비트감시회로에 있어서; 상기 DS1 종속신호를 주기적으로 선택하는 제1선택수단(204), 상기 VC12 사상부(100)에서 생성된 데이타를 주기적으로 선택하는 제2선택수단(205), 상기 제1 및 제2선택수단(204, 205)에 연결된 VC12 비교사상수단(201), 상기 VC12 멀티프레임을 주기적으로 선택하는 제3선택수단(206), 상기 VC12 비교사상수단(201)과 제3선택수단(206)에 연결되어 상기 제3선택수단(206)에 의해 주기적으로 선택된 VC12 멀티프레임과 상기 VC12 비교사상수단(201)에서 주기적으로 생성된 데이타를 비교하는 비교수단(202), 및 상기 제1, 제2 및 제3선택수단(204, 205, 206)에 연결되고 V5 경로오버 헤드 클럭(TV5), 2.240MHz의 시스팀 클럭(T2240KB), 및 280KHz의 클럭(T280K)을 입력으로 하여 20msec 펄스폭을 갖는 클럭신호(TU30-A, TU30-B, TU30-C)와 21msec 펄스폭을 갖는 클럭신호(TU30-A, TU30D-B, TU30D-C)를 출력하는 타이머 수단(203)으로 구성되는 것을 특징으로 하는 비트감시회로.
- 제1항에 있어서, 상기 VC12 비교사상수단(201)은 상기 제2선택수단(205)에 연결되어 상기 제2선택수단(205)으로 부터 2.048MHz의 클럭이 입력되는 제1어드레스 발생수단(12), 제1선택수단(204)과 제1어드레스 발생수단(12)에 연결된 8비트 탄성버퍼수단(11), 상기 8비트 탄성버퍼수단(11)과 제2선택수단(205)에 연결되어 상기 제2선택수단(205)으로 부터 캡드된 G2.0488MHz의 클럭이 입력되는 제2어드레스 발생수단(13), 상기 제2선택수단(205)에 연결되어 상기 제2선택수단(205)으로 부터 캡드된 G2.0488MHz의 클럭이 입력되는 제3어드레스 발생수단(15), 상기 제3어드레스 발생수단(15)과 8비트 탄성버퍼수단(11)과 비교수단(202)에 연결된 32비트 탄성버퍼수단(14), 및 상기 32비트 탄성버퍼수단(14)과 제2선택수단(205)에 연결되어 상기 제2선택수단(205)으로 부터 캡드된 G2.240MHz의 클럭이 입력되는 제4어드레스 발생수단(16)으로 구성되는 것을 특징으로 하는 비트감시회로.
- 제1항에 있어서, 상기 타이머수단(203)은 V5 경로오버헤드클럭(TV5)을 입력으로 하여 100msec 주기를 갖는 펄스를 생성하는 카운터 수단, 상기 카운터 수단에 연결되어 20msec의 펄스폭을 갖는 신호(TU30S-A, TU30S-B, TU30S-C)를 출력하는 20msec 펄스 분배수단(33), 상기 20msec 펄스 분배수단(33)에 연결되어 21msec의 펄스폭을 갖는 신호(TU30-A, TU30-B, TU30-C)를 출력하는 클럭선택펄스분배수단(34), 및 상기 20msec 펄스 분배수단(33)에 연결되어 20msec의 펄스폭을 갖는 신호(TU30-A, TU30D-B, TU30D-C)를 출력하는 데이타 선택 펄스 분배수단(35)으로 구성되는 것을 특징으로 하는 비트감시회로.
- 제1항에 있어서, 상기 제1, 제2, 및 제3선택수단(204, 205, 206)은 상기 타이머수단(203)의 클럭신호와 상기 DS1 종속신호, 상기 VC12 사상부(100)에서 생성된 데이타, 및 상기 VC12 멀티프레임을 입력으로 하는 제1, 제2, 제3논리곱수단(41,42,43) 및 상기 제1, 제2, 제3논리곱수단(41,42,43)의 출력신호를 입력으로 하는 논리합수단(44)으로 구성되는 것을 특징으로 하는 비트감시회로.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009179A KR940011648B1 (ko) | 1991-06-03 | 1991-06-03 | 동기식 다중장치의 비트 감시회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009179A KR940011648B1 (ko) | 1991-06-03 | 1991-06-03 | 동기식 다중장치의 비트 감시회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001615A true KR930001615A (ko) | 1993-01-16 |
| KR940011648B1 KR940011648B1 (ko) | 1994-12-22 |
Family
ID=19315387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009179A KR940011648B1 (ko) | 1991-06-03 | 1991-06-03 | 동기식 다중장치의 비트 감시회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011648B1 (ko) |
-
1991
- 1991-06-03 KR KR1019910009179A patent/KR940011648B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940011648B1 (ko) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890009064A (ko) | Pwm 제어기 | |
| KR870001520A (ko) | 위상동기 시스템 | |
| KR940002712A (ko) | 프로세싱 시스템에 있어서의 개선된 외부 메모리 접근 제어 | |
| KR910003638A (ko) | 데이터 처리장치 | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| KR870003624A (ko) | A/d 또는 d/a 변환기 | |
| KR880000880A (ko) | 비 교 기 | |
| KR960042740A (ko) | 고속 카운터 회로 | |
| KR930001615A (ko) | 동기식 다중 장치의 비트 감시회로 | |
| TW359823B (en) | Clocking scheme | |
| SE9301327D0 (sv) | Sammansatt klocksignal | |
| KR870010690A (ko) | 주파수 이상 검출회로 | |
| KR970056906A (ko) | 디지탈 영상처리장치의 의사동기신호 발생회로 | |
| KR960036681A (ko) | 블럭킹 현상을 제거하기 위한 움직임 보상장치 | |
| KR910020698A (ko) | 클럭 추출 회로 | |
| KR960035396A (ko) | 컬러신호 샘플링방법 | |
| KR840005634A (ko) | 클럭 재생회로 | |
| KR910017772A (ko) | 전자식 인버터의 주파수 제어 방법 및 장치 | |
| KR880001147A (ko) | 수직 구동펄스 발생회로 | |
| KR880008316A (ko) | 브이 씨 알의 편집장치 | |
| KR920013874A (ko) | 펄스폭 변조방식을 이용한 모터 컨트롤(Motor control)신호 발생회로 | |
| KR900001150A (ko) | Pcm데이타 발생회로 | |
| UA41383C2 (uk) | Пристрій тактової синхронізації | |
| KR970019369A (ko) | 티브이(TV)신호의 라인 럭 클럭(Line Locked Clock)발생장치 | |
| KR940022560A (ko) | 반도체 메모리장치의 리프레시 타이머회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031128 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |