KR930000162B1 - Radio telephone apparatus semiconductor device - Google Patents

Radio telephone apparatus semiconductor device Download PDF

Info

Publication number
KR930000162B1
KR930000162B1 KR1019890006560A KR890006560A KR930000162B1 KR 930000162 B1 KR930000162 B1 KR 930000162B1 KR 1019890006560 A KR1019890006560 A KR 1019890006560A KR 890006560 A KR890006560 A KR 890006560A KR 930000162 B1 KR930000162 B1 KR 930000162B1
Authority
KR
South Korea
Prior art keywords
wire
semiconductor device
resin
ball
uneven
Prior art date
Application number
KR1019890006560A
Other languages
Korean (ko)
Other versions
KR890017801A (en
Inventor
마꼬또 기따노
지까꼬 기따바야시
아사오 니시무라
히데오 미우라
아끼히로 야구찌
스에오 가와이
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63046062A external-priority patent/JPH01220919A/en
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR890017801A publication Critical patent/KR890017801A/en
Application granted granted Critical
Publication of KR930000162B1 publication Critical patent/KR930000162B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.No content.

Description

반도체장치Semiconductor device

제1도는 본 발명의 제1실시예에 의한 수지봉지형 반도체 장치의 부분단면도.1 is a partial cross-sectional view of a resin encapsulated semiconductor device according to a first embodiment of the present invention.

제2도, 제3도 및 제4도는 각각 본 발명의 다른 실시예에 의한 와이어의 사시도.2, 3 and 4 are perspective views of a wire according to another embodiment of the present invention, respectively.

제5도는 본 발명의 또다른 실시예에 의한 와이어본딩장치의 단면도.5 is a cross-sectional view of a wire bonding apparatus according to another embodiment of the present invention.

제6도는 제5도에 예시된 장치로 형성된 와이어 표면형상의 모식도.6 is a schematic diagram of a wire surface shape formed by the apparatus illustrated in FIG.

제7도, 제8도, 제9도 및 제10도는 순차적으로 본 발명의 제5도의 실시예장치에 의해 배선하는 공정을 도시한 설명도.7, 8, 9, and 10 are explanatory diagrams showing a step of sequentially wiring by the device of the example of FIG. 5 of the present invention.

제11도, 제12도는 각각 와이어의 열피로 파괴메커니즘을 설명하는 반도체장치의 부분단면도.11 and 12 are partial cross-sectional views of the semiconductor device, respectively, illustrating the thermal fatigue destruction mechanism of the wires.

제13도는 와이어의 가열온도와 항복응력의 관계를 도시한 특성도.13 is a characteristic diagram showing the relationship between the heating temperature of the wire and the yield stress.

제14도는 와이어의 반도체소자상의 거리(볼상단부터의 높이)와 항복응력의 관계를 도시한 특성도.14 is a characteristic diagram showing the relationship between the distance (height from the top of the ball) on the semiconductor element of the wire and the yield stress.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 와이어 1a : 와이어의 볼본딩부분1: Wire 1a: Ball bonding portion of the wire

1b : 와이어의 요철부분 1c : 와이어의 볼1b: Uneven portion of the wire 1c: Ball of the wire

2 : 소자 3 : 탭2 element 3 tap

4 : 리이드 5 : 수지4: lead 5: resin

6 : 딤플 7 : 홈6: dimple 7: groove

8 : 캐필러리 9 : 클램프8: capillary 9: clamp

9a : 클램프의 요철면 10 : 소자의 전극9a: Uneven surface of clamp 10: Electrode of element

11 : 와이어의 왜곡집중부분 12 : 와이어와 수지의 박리부분11: distortion distortion part of wire 12: peeling part of wire and resin

본 발명은 수지봉지형 반도체장치의 구조에 관한 것으로, 특히 와이어의 열 피로파괴를 방지하는 데 가장 적합한 와이어형상에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a resin encapsulated semiconductor device, and more particularly to a wire shape most suitable for preventing thermal fatigue fracture of a wire.

수지봉지형 반도체장치는, 소자, 리이드프레임중 소자를 탑재하는 부분(일반적으로 탭이라고 한다), 리이드 프레임에서의 리이드부분, 소자와 리이드를 전기적으로 접속하는 와이어 및 이들을 봉하여 막는 수지로 구성되어 있다. 이 반도체장치에 있어서, 구성부재의 선팽창 계수는 각각 달리하고 있으며, 예를들어 소자의 선팽창계수는 3×10-6(1/℃), 수지의 선팽창계수는 20×10-6(1/℃)정도이다. 이 선팽창계수의 차에 의해 반도체장치에 온도변화가 일어난 경우 각 부재의 열응력이 발생한다. 와이어에서는 반복되는 온도변화에 의해 반복되는 열응력이 발생하여 열 피로파괴를 일으키는 일이 있다. 다음에 기술하는 바와 같이, 특히 와이어와 수지 사이에 슬라이딩이 발생한 경우에는 와이어의 응력이 크게되어 열 피로파괴가 쉽게 발생한다.The resin-encapsulated semiconductor device is composed of an element, a portion in which the element is mounted (generally referred to as a tab) in the lead frame, a lead portion in the lead frame, a wire electrically connecting the element and the lead, and a resin that seals and blocks them. have. In this semiconductor device, the coefficients of linear expansion of the constituent members are different, for example, the coefficient of linear expansion of the element is 3 × 10 −6 (1 / ° C.), and the coefficient of linear expansion of the resin is 20 × 10 −6 (1 / ° C.). ) When the temperature change occurs in the semiconductor device due to the difference in the linear expansion coefficient, thermal stress of each member is generated. In the wire, repeated thermal stress may be generated by repeated temperature changes, causing thermal fatigue failure. As will be described later, especially in the case where sliding occurs between the wire and the resin, the stress of the wire becomes large and thermal fatigue breakage occurs easily.

이와 같은 열 피로파괴를 초래하는 와이어와 수지의 슬라이딩을 방지하는 종래의 기술로서 와이어의 표면을 금속산화물 피막으로 덮어서 수지와의 접착성을 향상시키는 방법이 일본국 특허공개공보 소화 61-152030호에 기재되어 있다.As a conventional technique for preventing the sliding of the wire and the resin which causes such thermal fatigue destruction, a method of improving the adhesion with the resin by covering the surface of the wire with a metal oxide coating is disclosed in Japanese Patent Laid-Open No. 61-152030. It is described.

또, 목적은 다르지만 와이어로서 꼬여진 여러개의 세선을 사용하여 여러개의 세선으로 형성된 요철부에 수지를 침입시키는 것에 의해 와이어와 수지의 슬라이딩을 방지하는 기술이 일본국 특허공개공보 소화 61-101038호에 기재되어 있다.In addition, although the purpose is different, Japanese Patent Laid-Open No. 61-101038 discloses a technique for preventing sliding of wires and resins by infiltrating resin into uneven portions formed by several thin wires using twisted wires. It is described.

상기 종래의 기술중 와이어표면을 금속산화물 피막으로 덮는 방법은, 예를들면 구리와이어등 산화하는 금속에만 적용이 가능하고, 일반적으로 사용되고 있는 금와이어에는 적용할 수 없다. 또, 산화물피막과 수지의 접착성은 와이어와 수지의 슬라이딩을 방지하는 데 대단히 충분하다고는 할수 없다.In the conventional technique, the method of covering the wire surface with a metal oxide film is applicable only to metals oxidized, such as copper wire, for example, and cannot be applied to gold wires generally used. In addition, the adhesion between the oxide film and the resin is not very sufficient to prevent the sliding of the wire and the resin.

와이어로서 꼬인선을 사용하는 방법은 꼬인선 자체의 제조가 곤란하고, 본딩장치에도 특별한 배려가 필요하게 되므로 실용화되지 못하고 있다.The method of using a twisted wire as a wire is difficult to manufacture because the twisted wire itself is difficult and special consideration is required for the bonding apparatus.

본 발명의 목적은 현상의 기술로 용이하게 달성할 수 있는 와이어와 수지의 슬라이딩방지 방법에 의해 와이어의 열 피로파괴를 방지하는 것을 제공하는 것이다.It is an object of the present invention to provide a thermal fatigue breakdown of a wire by a sliding prevention method of a wire and a resin which can be easily achieved by the technique of development.

상기 목적은 와이어의 열 피로파괴가 발생하는 소자본딩부 근방부분의 표면에 와이어의 길이방향으로 연속한 요철을 와이어표면에 마련하고, 이 부분에 수지를 침입시켜 와이어와 수지의 슬라이딩을 방지하는 것에 의해 달성된다.The above object is to provide continuous surface irregularities in the wire direction on the surface of the portion near the element bonding portion where thermal fatigue fracture of the wire occurs, and to prevent the sliding of the wire and the resin by infiltrating the resin into the portion. Is achieved.

즉, 본 발명의 반도체장치는 반도체소자의 여러장소와 라이드프레임의 여러장소를 각각 와이어에 의해 전기적으로 접속하고, 이들의 요소를 수지로 봉하여 막는 형의 반도체 장치로서, 상기 각 와이어가 상기 반도체소자에 접속하는 측의 일부분이 요철표면인 것을 특징으로 한다.That is, the semiconductor device of the present invention is a type of semiconductor device in which several places of a semiconductor element and several places of a ride frame are electrically connected to each other by wires, and these elements are sealed with a resin to prevent them. A part of the side connected to the element is characterized in that the uneven surface.

요철형상은, 예를들면 딤플이다.Uneven | corrugated shape is a dimple, for example.

와이어재료는 금손의 경우 특히 효과가 있다.Wire material is particularly effective in the case of gold loss.

상기 와이어이 반도체소자로서 접속부는 볼로 되어 있고, 상기 와이어의 요철면은 이 볼의 상단에서 적어도 0.2㎛ 이상에서 이루어지는 것이 바람직하다. 또 상기 요철면의 깊이는 와이어지름의 8∼12%인 것이 바람직하다.It is preferable that the said wire is a semiconductor element, and a connection part becomes a ball | bowl, and the uneven surface of the said wire is made in at least 0.2 micrometer or more at the upper end of this ball. In addition, the depth of the uneven surface is preferably 8 to 12% of the wire diameter.

또한, 본 발명을 응용해서 클램프면에 요철을 갖는 와이어의 클램프장치를 마련하고, 이 요철을 와이어표면에 전사하여 와이어의 소자에 본딩된 부분근방에 반드시 전사된 요철부분이 보내지도록 하는 것이 바람직하다. 또, 소자에 본딩된 부분근방의 와이어가 표면에 요철을 갖는 것이 바람직하다.In addition, it is preferable to apply the present invention to provide a clamp device for a wire having unevenness on the clamp surface, and to transfer the unevenness to the wire surface so that the uneven portion transferred must be sent near the portion bonded to the element of the wire. . Moreover, it is preferable that the wire near the part bonded to the element has irregularities on the surface.

즉, 본 발명의 반도체장치의 제조방법은 반도체소자와 리이드프레임을 위치맞춤하고, 그후 반도체소자와 리이드 프레임 사이에 와이어를 배선하고, 이들의 요소를 봉지용 수지로 봉하여 막는 순서에 의한 상기 와이어배선의 단계를 고안한 것이다. 즉, 이 와이어배선의 단계는 와이어의 일부를 클램프해서 와이어표면의 일부에 요철가공을 실행하고, 와이어에서의 요철가공부위보다 선단을 가공해서 볼형상으로 하여 이 볼을 반도체소자 상면의 소정장소에 접착시키고, 이어서 이 와이어를 리이드프레임의 소정위치까지 끌어서 해당위치에서 와이어의 일부를 압착하며, 이상의 각 공정을 1회 내지 여러회 조합해서 되는 것을 특징으로 한다.That is, in the method of manufacturing a semiconductor device of the present invention, the wires are arranged in the order of aligning the semiconductor element and the lead frame, then wiring the wires between the semiconductor element and the lead frame, and sealing these elements with sealing resin. The steps of wiring were devised. That is, in the step of wire wiring, a part of the wire is clamped to process the unevenness, the tip is processed from the uneven part of the wire into a ball shape, and the ball is placed in a predetermined place on the upper surface of the semiconductor element. It adhere | attaches, and then this wire is pulled to the predetermined position of a lead frame, and a part of wire is crimped | bonded at the said position, and each said process is combined once or several times, It is characterized by the above-mentioned.

본 발명에 의하면 수지봉지형반도체장치에 사용되는 와이어의 열 피로파괴를 방지할 수 있으므로, 반도체장치의 신뢰성이 향상하는 효과가 있다.According to the present invention, thermal fatigue breakdown of the wire used in the resin-encapsulated semiconductor device can be prevented, thereby improving the reliability of the semiconductor device.

수지봉지형 반도체장치의 와이어부근의 구조를 제11도에 도시한다. 금제품의 와이어(1)은 볼본딩부분(1a)에서 반도체소자(2)에 접합되고, 수지(5)에 의해 봉지되어 있다. 이 반도체장치를 가열하면 와이어(1)에는 신장하는 열왜곡이 일어난다. 와이어와 수지의 슬라이딩이 없으면 와이어의 신장변형은 균등하게 분포하므로 큰값으로 되지 않는다. 그러나, 제12도와 같이 와이어(1)과 수지(5) 사이에 박리부분 (12)가 생기면 와이어의 열왜곡은 균등하게 분포하지 않고 볼본딩부분(1a)의 근방 (11)에 집중한다. 그 이유는 다음과 같이 생각할 수 있다.11 shows a structure near the wire of the resin-encapsulated semiconductor device. The wire 1 of the article is joined to the semiconductor element 2 at the ball bonding portion 1a, and is sealed by the resin 5. When the semiconductor device is heated, elongated thermal distortion occurs in the wire 1. If there is no sliding of the wire and the resin, the elongation of the wire is distributed evenly, and thus does not become a large value. However, when the peeling part 12 arises between the wire 1 and resin 5 like FIG. 12, the heat distortion of a wire does not distribute uniformly and concentrates in the vicinity 11 of the ball bonding part 1a. The reason can be considered as follows.

와이어를 소자에 본딩할 때에 먼저 와이어의 선단을 전기 토치등으로 용해하여 볼을 만든다. 따라서 볼근방의 와이어는 고온으로 가열되므로 결정입자의 크기가 거칠고 커져서 항복응력이 저하한다. 가열온도와 항복응력의 관계를 실험으로 구한 결과를 제13도에 도시한다. 250℃ 이상으로 가열하면 항복응력은 약1/2로 저하한다. 이와 같은 상태의 와이어의 상부에 변위를 부여하면 항복응력이 낮은 볼본딩부분의 바로 위부분의 와이어에 왜곡이 집중한다.When bonding the wire to the device, first dissolve the tip of the wire with an electric torch to make a ball. Therefore, since the wire near the ball is heated to a high temperature, the grain size becomes coarse and large, and the yield stress decreases. Fig. 13 shows the results of experiments on the relationship between the heating temperature and the yield stress. Yield stress decreases to about 1/2 when heated to 250 degreeC or more. When a displacement is applied to the upper portion of the wire in such a state, distortion is concentrated on the wire immediately above the ball bonding portion having a low yield stress.

따라서, 제12도와 같이 와이어와 수지의 슬라이딩이 발생한 반도체장치는 반복된 온도변화에 대해서 와이어의 일부분에 큰 반복된 열왜곡이 생기므로 와이어의 열 피로파괴가 발생하기 쉽다.Therefore, as shown in FIG. 12, in the semiconductor device in which the wire and the resin slide, a large repeated thermal distortion occurs in a part of the wire with respect to the repeated temperature change, and thermal fatigue breakdown of the wire is likely to occur.

제1도는 본 발명의 제1실시예에 의한 수지봉지형 반도체장치의 와이어부분의 단면도를 도시한다. 각 와이어(1)은 탭(3)에 탑재된 소자(2)의 전극과 리이드(4)에 접속되어 수지(5)에 의해 이들의 부재가 봉지되어 있다. 각 와이어(1)의 볼본딩부분(1a)의 바로 위부분(볼의 상단에서 소정 거리에 있는 와이어표면)은 요철(1b)가 마련되고, 오목부분에 수지(5)가 침입되어 있으므로 만일 와이어(1)가 수지(5)가 박리되어도 서로 슬라이드 하는 일이 없다. 이때문에 수지(5)의 열변형에 의한 와이어(1)의 왜곡이 균일하게 분포되므로 왜곡집중이 일어나지 않고 와이어(1)의 열 피로파괴가 방지된다.1 shows a cross-sectional view of a wire portion of a resin encapsulated semiconductor device according to a first embodiment of the present invention. Each wire 1 is connected to the electrode and the lead 4 of the element 2 mounted in the tab 3, and these members are sealed by the resin 5. Immediately above the ball bonding portion 1a of each wire 1 (wire surface at a predetermined distance from the upper end of the ball), the unevenness 1b is provided, and the resin 5 penetrates into the concave portion. Even if (1) the resin 5 is peeled off, it does not slide with each other. For this reason, since the distortion of the wire 1 by heat deformation of the resin 5 is distributed uniformly, distortion concentration does not occur and thermal fatigue destruction of the wire 1 is prevented.

또, 본 실시예에서는 볼본딩의 높이는 약 0.05mm, 요철이 행해진 와이어의 거리는 약 0.2mm로 되어 있다. 와이어의 굵기는 25∼32mm이며, 와이어의 재질은 금이다.In the present embodiment, the height of the ball bonding is about 0.05 mm, and the distance between the wires with the unevenness is about 0.2 mm. The thickness of the wire is 25 to 32 mm, and the material of the wire is gold.

본 발명에 의한 와이어는 제1도에 도시한 바와 같이 볼본딩부분(1a) 근방의 와이어표면에 요철(1b)가 마련되어 있으므로 수지(5)가 오목부에 침입하여 수지(5)의 열변형에 의해 와이어(1)에 발생하는 왜곡이 균등하게 분포되므로 와이어(1)의 왜곡집중이 일어나지 않고, 따라서 열 피로파괴가 일어나지 않는다. 그러므로, 봉지하는 수지로써 내열성의 수지를 사용해도 와이어의 단선이라는 사고를 미연에 방지할 수 있게 된다.In the wire according to the present invention, as shown in FIG. 1, the unevenness 1b is provided on the wire surface in the vicinity of the ball bonding portion 1a, so that the resin 5 penetrates into the concave portion and the heat deformation of the resin 5 occurs. As a result, the distortion generated in the wire 1 is evenly distributed, so that the distortion concentration of the wire 1 does not occur, and hence thermal fatigue failure does not occur. Therefore, even if a heat resistant resin is used as the resin to be sealed, the accident of disconnection of the wire can be prevented in advance.

제2도는 본 발명의 제2실시예에 의한 와이어를 도시한다. 와이어(1)의 표면에 똑같은 딤플(6)이 마련되어 있고, 이 와이어를 사용한 수지봉지형 반도체장치에서는 임플(6)의 내부에 수지가 침입하므로, 와이어의 열 피로파괴가 방지된다.2 shows a wire according to a second embodiment of the present invention. The same dimple 6 is provided on the surface of the wire 1, and in the resin encapsulated semiconductor device using the wire, resin penetrates into the inside of the impeller 6, thereby preventing thermal fatigue of the wire.

제3도는 본 발명의 제3실시예에 의한 와이어를 도시한다. 와이어(1)의 표면의 일부에 딤플(6)이 마련되어 있다. 본 실시예와 같이 대향하는 면에만 딤플을 마련한 와이어는 반구형의 돌기를 갖는 2개의 롤로 와이어를 잡아 당기는 것만으로 딤플(6)을 형성할 수 있으므로 제조방법이 용이하다. 도, 수지의 침입효과는 충분하므로 제2실시예와 같은 이유에 의해 와이어의 열 피로파괴를 방지할 수 있다.3 shows a wire according to a third embodiment of the present invention. The dimple 6 is provided in a part of the surface of the wire 1. Since the wire provided with the dimple only in the opposing surface like this embodiment can form the dimple 6 only by pulling the wire with two rolls which have a hemispherical protrusion, the manufacturing method is easy. Also, since the penetration effect of the resin is sufficient, thermal fatigue breakdown of the wire can be prevented for the same reason as in the second embodiment.

제4도는 본 발명의 제4실시예에 의한 와이어를 도시한 것으로 와이어(1)의 표면의 일부에 홈(7)이 마련되어 있다. 본 실시예에 의한 와이어도 제3실시예와 마찬가지로 제조가 용이하다. 또, 이 홈(7)은 와이어표면 전체 둘레에 걸쳐 마련해도 좋고, 나사와 같은 형상이라도 좋다.4 shows the wire according to the fourth embodiment of the present invention, in which a groove 7 is provided in a part of the surface of the wire 1. The wire according to this embodiment is also easy to manufacture, similarly to the third embodiment. In addition, the groove 7 may be provided over the entire circumference of the wire surface, or may be shaped like a screw.

제5도는 본 발명의 제5실시예에 의한 와이어본딩장치를 도시한다. 와이어(1)의 선단에 볼(1c)가 만들어지고, 소자(2)의 전극(10)에 본딩된다. 캐필러리(8)중의 볼바로 위의 와이어는 클램프(9)의 클램프면(9a)에 의해 요철부분(1b)가 마련되어 있다. 볼상부에서 클램프면의 요철부 하부까지의 와이어에 다른 길이 l은 반도체소자에 접합한 와이어의 길이와 볼형성에 필요한 와이어의 길이의 합과 같던가 또는 그 정수배로 되도록 클램프(9)를 제5도의 상하방향을 조정한다. 따라서 볼 바로위의 와이어에는 항상 요철부분이 마련되어 제1실시예와 같은 반도체 장치를 얻을 수가 있다.5 shows a wire bonding apparatus according to a fifth embodiment of the present invention. A ball 1c is made at the tip of the wire 1 and bonded to the electrode 10 of the element 2. As for the wire on the ball bar in the capillary 8, the uneven part 1b is provided by the clamp surface 9a of the clamp 9. As shown in FIG. The other length l of the wire from the upper part of the ball to the lower part of the uneven part of the clamp surface is equal to the sum of the length of the wire bonded to the semiconductor element and the length of the wire required for ball formation, or an integer multiple thereof. Adjust the up and down direction. Therefore, the uneven portion is always provided in the wire immediately above the ball, so that the semiconductor device as in the first embodiment can be obtained.

상기 제5도의 실시예를 이용하여 딤플가공을 와이어에 행하면 와이어표면은 제6도와 같이 된다. 즉, 클램프되어서 만들어진 각각의 패인곳의 주위에는 자연히 부푼곳이 형성되어 결과적으로 요철이 형성된다.When the dimple processing is performed on the wire using the embodiment of FIG. 5, the wire surface is as shown in FIG. That is, a swelling is naturally formed around each of the indentations made by clamping, and consequently, irregularities are formed.

제7도 내지 제10도에 따라 상기 예시된 장치에 의한 반도체장치의 조립공정을 순차적으로 설명한다.7 to 10, the assembling process of the semiconductor device by the above-described device will be described sequentially.

제7도에 있어서, 먼저 클램프에 의해 요철이 형성된 와이어의 선단을 가열해서 볼형상으로 하여 칩(2)의 전극(패드)(10)에 볼(1c)를 접합한다. 볼(1c)의 위치는 캐필러리(8)의 이동으로 결정된다. 와이어에는 도면중에서 볼 바로위의 요철 (1b-1)과 와이어의 도중의 요철(1b-2)가 있다. 요철(1b-1)은 칩위에 남게 된다.In FIG. 7, first, the tip of the wire having the unevenness formed by the clamp is heated to form a ball shape, and the ball 1c is bonded to the electrode (pad) 10 of the chip 2. The position of the ball 1c is determined by the movement of the capillary 8. In the figure, there are unevenness 1b-1 just above the ball and unevenness 1b-2 in the middle of the wire. The unevenness 1b-1 remains on the chip.

제8도에 있어서, 와이어(1)을 캐필러리(8)의 이동으로 리이드(4)까지 끌어내리고, 이것에 따라 요철(1b-2)가 다음의 반도체칩위로 접속을 위해 캐필러리(8)까지 하강한다. 와이어(1)은 리이드(4)와 압착되어서 접합된다.In FIG. 8, the wire 1 is pulled down to the lead 4 by the movement of the capillary 8, whereby the unevenness 1b-2 is connected to the capillary for connection onto the next semiconductor chip. Descend to 8). The wire 1 is pressed against the lead 4 and joined.

제9도에 있어서, 와이어(1)은 압착후 절단된다. 한편 새로운 요철(1b-3)이 클램프(9)에 의해 형성된다. 클램프(9)는 와이어(1)을 사이에 끼워서 위로 잡아당기도록 동작한다. 요철(1b-2)는 캐필러리(8)내에 잡혀있고, 그 선단은 요철가공되어 있지 않은 부분이다.In FIG. 9, the wire 1 is cut after crimping. On the other hand, new unevenness 1b-3 is formed by the clamp 9. The clamp 9 operates to sandwich the wire 1 and pull it up. Unevenness | corrugation 1b-2 is caught in the capillary 8, and the tip is a part which is not processed uneven | corrugated.

제10도에 있어서, 요철(1b-2)보다 선단의 와이어를 전기토치(13)으로 가열해서 볼(1c)를 형성한다. 요철(1b-2) 및 볼(1c)는 캐필러리(8)의 이동에 의해 제7도의 과정으로 이동한다.In FIG. 10, the wire 1c is heated by the electric torch 13 rather than the unevenness 1b-2 to form the ball 1c. The unevenness 1b-2 and the ball 1c move in the process of FIG. 7 by the movement of the capillary 8.

본 실시예의 와이어본딩장치를 사용하는 것에 의해 통상적인 와이어를 사용해도 와이어의 열 피로파괴를 방지할 수가 있다. 또, 요철부분(1b)가 와이어전면에 걸쳐서 형성되도록 클램프(9)를 길게 해도 좋다. 또, 클램프(9)의 통상적인 본딩와이어장치에 사용하고 있는 클램프를 대용해도 좋다. 그리고 요철부분의 형상을 제어하기 위해 여러개의 클램프를 사용해도 좋다.By using the wire bonding apparatus of the present embodiment, thermal fatigue breakdown of the wire can be prevented even if a conventional wire is used. In addition, the clamp 9 may be lengthened so that the uneven portion 1b is formed over the entire wire surface. In addition, the clamp used for the normal bonding wire apparatus of the clamp 9 may be substituted. In addition, several clamps may be used to control the shape of the uneven portion.

이 요철부위를 어느 범위로 해야 할 것인가에 대해서 제14도를 참조해서 설명한다. 도면에서, (14)는 금의 결정입자이다. 요철(1b)의 범위는 볼(1c)에서 0.2 mm 이상인 것이 바람직하다. 이것은 도면중의 특성도에서 명백한 바와 같이 볼(1c) 상단에서의 거리가 0.2mm를 초월하면 볼형성시의 가열 영향이 없어져 항복응력이 거의 일정한 값이고, 또 높게되기 때문이다.The range to which this uneven part should be made is demonstrated with reference to FIG. In the figure, reference numeral 14 denotes a crystal grain of gold. It is preferable that the range of the unevenness | corrugation 1b is 0.2 mm or more with the ball 1c. This is because, as is apparent from the characteristic diagram in the figure, when the distance at the top of the ball 1c exceeds 0.2 mm, the heating effect at the time of ball formation is eliminated, and the yield stress is almost constant and becomes high.

또한, 요철의 깊이는 와이어지름에 대해서 8∼12%가 바람직하다. 본 발명에서 실험적으로 확인한 결과, 와이어의 슬라이딩을 방지하는 데는 8% 이상이 바람직하고, 12%를 초월하면 오히려 단선을 야기시키는 일도 있기 때문이다.In addition, the depth of the unevenness is preferably 8 to 12% with respect to the wire diameter. As a result of experiments confirmed in the present invention, 8% or more is preferable to prevent the sliding of the wire, and if it exceeds 12%, it may cause a disconnection.

Claims (6)

반도체소자의 여러장소와 리이드프레임의 여러장소를 각각 와이어에 의해 전기적으로 접속하고, 이들의 요소를 수지로 봉하여 막는 형의 반도체장치에 있어서, 상기 각각 와이어의 상기 반도체소자에 접속하는 측의 일부분이 요철표면인 것을 특징으로 하는 반도체장치.In a semiconductor device of a type in which several places of a semiconductor element and several places of a lead frame are electrically connected to each other by wires, and those elements are sealed by a resin, a part of the side of each wire connected to said semiconductor element The uneven surface is a semiconductor device. 특허청구의 범위 제1항에 있어서, 상기 와이어는 금선인 반도체장치.The semiconductor device according to claim 1, wherein the wire is a gold wire. 특허청구의 범위 제1항에 있어서, 상기 요철펴면은 딤플가공으로 형성되어 있는 반도체장치.The semiconductor device according to claim 1, wherein the uneven surface is formed by dimple processing. 특허청구의 범위 제1항에 있어서, 상기 와이어의 반도체소자에 접속하는 부분은 볼로 되어 있고, 상기 와이어의 요철면은 상기 볼의 상단에서 적어도 0.2mm 이상 떨어져서 형성되어 있는 반도체장치.The semiconductor device according to claim 1, wherein a portion of the wire connected to the semiconductor element is a ball, and the uneven surface of the wire is formed at least 0.2 mm or more from an upper end of the ball. 특허청구의 범위 제1항에 있어서, 상기 요철면의 깊이는 와이어지름의 8∼12%인 반도체장치.The semiconductor device according to claim 1, wherein the depth of the uneven surface is 8 to 12% of the wire diameter. 반도체소자와 리이드프레임을 위치맞춤한 후 상기 반도체소자와 리이드프레임 사이에 와이어를 배선하고, 이들의 요소를 수지로 봉하여 막는 반도체장치의 제조방법에 있어서, 상기 와이어배선의 단계는 상기 와이어의 일부를 클램프해서 와이어표면의 일부에 요철가공을 실행하고, 와이어에서의 요철가공부위보다 선단을 가열해서 볼형상으로 하고, 상기 볼을 반도체소자상면의 소정장소에 접착시키고, 이어서 상기 와이어를 리이드프레임의 소정위치까지 끌어서 상기 위치에서 와이어의 일부를 압착하고, 이상의 각 공정을 1회 내지 여러회 조합해서 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.In the method of manufacturing a semiconductor device in which a wire is connected between the semiconductor device and the lead frame after positioning the semiconductor device and the lead frame, and the elements are sealed with a resin, the step of wire wiring is a part of the wire. Clamps are applied to a portion of the wire surface, and the tip is heated to form a ball shape rather than the uneven portion of the wire, and the ball is bonded to a predetermined place on the upper surface of the semiconductor element. A method of manufacturing a semiconductor device, comprising: pulling a portion of a wire at a predetermined position by pressing it to a predetermined position, and combining each of the above steps one to several times.
KR1019890006560A 1988-02-29 1989-05-17 Radio telephone apparatus semiconductor device KR930000162B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63046062A JPH01220919A (en) 1988-02-29 1988-02-29 Radio telephone set
JP12177888 1988-05-20
JP88-121778 1988-05-20
JP63-121778 1988-05-20

Publications (2)

Publication Number Publication Date
KR890017801A KR890017801A (en) 1989-12-18
KR930000162B1 true KR930000162B1 (en) 1993-01-09

Family

ID=26386176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006560A KR930000162B1 (en) 1988-02-29 1989-05-17 Radio telephone apparatus semiconductor device

Country Status (1)

Country Link
KR (1) KR930000162B1 (en)

Also Published As

Publication number Publication date
KR890017801A (en) 1989-12-18

Similar Documents

Publication Publication Date Title
EP0354696B1 (en) Semiconductor device assembly comprising a lead frame structure
US5749997A (en) Composite bump tape automated bonding method and bonded structure
CN100380650C (en) Semiconductor integrated circuit device and mfg. method thereof
US5861661A (en) Composite bump tape automated bonded structure
US5101263A (en) Semiconductor device and method for manufacturing the same
US4286249A (en) Attachment of leads to precision resistors
EP0385791B2 (en) Production of heated windows
US3787966A (en) Method of connecting a contacting wire to a metal contact on the surface of a semiconductor element
KR100762823B1 (en) Solderable electrical connection element with a solder deposit and window pane with the connection element
US5403785A (en) Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JPH0645409A (en) Method and apparatus for wire bonding
EP0789392B1 (en) Bumpless method of attaching inner leads to semiconductor integrated circuits
KR930000162B1 (en) Radio telephone apparatus semiconductor device
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JP3520854B2 (en) REGISTER CONNECTOR AND ITS MANUFACTURING METHOD
JPH0648700B2 (en) TAB tape having a conductive layer peeling prevention structure
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JPH03228339A (en) Bonding tool
JPS61139050A (en) Lead frame
JPH0582596A (en) Lead frame
JPS59191363A (en) Semiconductor device
EP0385785A1 (en) Production of heated windows
JPS6388833A (en) Tape-carrier mounting tape
JPS6255705B2 (en)
KR100229224B1 (en) Leadframe and taping device of lead frame

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030107

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee