KR930000151Y1

KR930000151Y1 - Step motor control circuit

Info

Publication number: KR930000151Y1
Application number: KR2019890010218U
Authority: KR
Inventors: 윤인철
Original assignee: 삼성항공산업 주식회사; 송세창
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1993-01-09

Abstract

내용 없음.No content.

Description

Step motor control circuit

제1도는 종래의 회로 블럭도.1 is a conventional circuit block diagram.

제2도는 본 고안의 전반적인 회로블럭도.2 is an overall circuit block diagram of the present invention.

제3도는 본 고안에 따른 출력 파형도.3 is an output waveform diagram according to the present invention.

제4도 및 제5도는 스텝모터콘트롤회로의 구체적인 블럭도.4 and 5 are detailed block diagrams of the step motor control circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : CPU 11∼26 : 버퍼10: CPU 11-26: Buffer

28, 29 : PROM 30 : 노아게이트28, 29: PROM 30: Noah gate

31∼33 : 배타적 오아게이트 35∼37 : 디코더31 to 33 Exclusive OA gates 35 to 37 Decoder

41∼43 : 낸드게이트 48, 49, 70 : 인버터41 to 43: NAND gate 48, 49, 70: inverter

51∼55 : 카운터 61∼72 : 비교기51 to 55 Counter 61 to 72 Comparator

본 고안은 스텝모터의 콘트롤 회로에 관한 것으로, 상세하게는 다이본더 (Die Bonder) 또는 와이어 본더(Wire Bonder)등 반도체 관련장비 및 자동화 관련 장비가 사용되는 스텝모터를 효율적으로 제어하기위한 스텝모터의 콘트롤회로에 관한 것이다.The present invention relates to a control circuit of a step motor, and more particularly, to a step motor for efficiently controlling a step motor in which semiconductor-related equipment such as a die bonder or a wire bonder and automation-related equipment are used. It relates to a control circuit.

종래의 스텝모터 제어기술은 제1도에 도시된 바와 같이 원-칩 마이크로 프로세서(One-Chip μ- Processor 이하, CPU라고 한다.)를 사용하여 임의의 상여자 신호 및 회전방향 데이타값을 외부로 출력하였다.The conventional step motor control technique uses a one-chip microprocessor (hereinafter referred to as a CPU) as shown in FIG. Output.

즉, 상기 원-칩 마이크로 프로세서는 출력단(P10∼P13)을 통해 제3도의 파형(Ph1∼Ph4)과 같은 상여자 신호 펄스열을 출력하며 이 펄스신호가 종래의 스텝모터 구동펄스가 된다. 상기 스텝모터 상여자 구동펄스(Ph1∼Ph4)는 상기 CPU를 구성하는 도시되지 않은 내장 롬(ROM)에 저장되어 있는 프로그램에 의하여 CPU에서 직접 만들어지고, 이 구동펄스는 버퍼(B1-B4)를 통하여 스텝 모터 구동 회로로 출력된다.That is, the one-chip microprocessor outputs an excitation signal pulse string such as the waveforms Ph1 to Ph4 in FIG. 3 through the output terminals P10 to P13, and this pulse signal becomes a conventional step motor driving pulse. The stepper motor excitation driving pulses Ph1 to Ph4 are generated directly by the CPU by a program stored in an internal ROM (not shown) constituting the CPU, and the driving pulses are used to generate buffers B1-B4. Through the step motor drive circuit.

이와 같은 구성을 갖는 종래의 기술은 스텝모터 구동을 위한 펄스발생이 CPU에 의하여 직접 행하여 지므로 모터의 구동시간 동안 CPU는 모터의 구동펄스 발생 및 모터 속도제어를 위하여 많은 시간을 소비하게 되는 단점이 있었다.In the prior art having such a configuration, since the generation of pulses for driving the stepper motor is performed directly by the CPU, the CPU consumes a lot of time for generating the driving pulse of the motor and controlling the motor speed during the driving time of the motor. .

또한 CPU가 구동중에 있는 모터의 위치를 알기 위하여는 모터의 회전축에 엔코더나 리졸버등의 위치검출장치를 설치하여 여기서 출력되는 펄스의 수를 연속적으로 CPU자체에서 계산하여 판별하여야 되는 문제점이 있었다.In addition, in order to know the position of the motor while the CPU is being driven, there has been a problem in that a position detecting device such as an encoder or a resolver is installed on the rotating shaft of the motor, and the number of pulses output from the CPU must be continuously calculated by the CPU itself.

따라서 본 고안은 상기한 문제점들을 해결하기 위하여 안출한 것으로, CPU는 모터의 속도 및 위치데이타만을 출력하고 콘트롤 회로에서는 상기 데이타에 따른 상여자 구동펄스 및 회전방향 신호를 발생하며 또한 특정 3곳의 모터 위치에 대한 정보를 CPU가 판별할 수 있도록 함으로써 특정 위치에서의 모터 제어 및 시퀀스 제어를 가능하게 하는 모터의 콘트롤회로를 제공함에 그 목적이 있는 것이다.Therefore, the present invention has been devised to solve the above problems, and the CPU outputs only the speed and position data of the motor, and the control circuit generates the excitation drive pulse and the rotation direction signal according to the data. It is an object of the present invention to provide a control circuit of a motor that enables the CPU control and sequence control at a specific position by allowing the CPU to determine the information on the position.

상기한 본 고안의 목적을 실현하기 위하여 본 고안의 스텝모터 콘트롤회로는 CPU로부터 모터의 속도조절 데이타 및 위치값을 받아 주어진 데이타에 따라 펄스를 발생하는 펄스 발생기와, CPU가 모터의 임의 위치를 인지할 필요가 있을 경우 위치 데이타를 저장한 후 CPU에 알려주는 임의 위치 데이타 저장 버퍼수단과, CPU에 모터의 특정한 3곳 위치에 대한 정보를 제공하고 특정 위치에서의 모터 제어 및 시퀀스 제어를 가능하게 하는 비교기 및 버퍼수단과, CPU가 임의의 순간에 대한 모터의 위치를 알수 있도록 연속적인 모터 위치를 계수하는 카운터 수단으로 구성된 것을 특징으로 한다.In order to realize the above object of the present invention, a step motor control circuit of the present invention receives a speed control data and a position value of a motor from a CPU and generates a pulse according to a given data, and the CPU recognizes an arbitrary position of the motor. If necessary, a random position data storage buffer means for storing position data and informing the CPU, and providing the CPU with information about three specific positions of the motor and enabling motor control and sequence control at the specific position. Comparator and buffer means, and a counter means for counting the continuous motor position so that the CPU knows the position of the motor for any moment.

상기한 본 고안의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.When described in detail by the accompanying drawings an embodiment of the present invention as follows.

제3도는 본 고안의 전체적인 블록 구성도로서 CPU의 어드레스버스 및 데이타버스를 구성하는 로칼 버스(Local Bus)를 통해 CPU와 본 고안에 따른 스텝모터 컨트롤회로가 연결되고, 이 스텝모터 컨트롤회로는 모터 상여자신호선(Ph1∼Ph4)을 통하여 스텝모터 구동회로와 연결되며, 이 스텝모터 구동회로가 모터와 연결되는 구성을 갖는다.3 is an overall block diagram of the present invention, and a CPU and a step motor control circuit according to the present invention are connected through a local bus constituting an address bus and a data bus of the CPU. It is connected to the step motor driving circuit via the phase excitation signal lines Ph1 to Ph4, and the step motor driving circuit is connected to the motor.

제4도와 제5도는 본 고안에 따른 콘트롤회로의 구체적인 블록 구성도를 도시한 것으로, 제4도에서 참조번호 10은 어드레스버스용버퍼(11, 12)와 데이타버스용 버퍼(13)가 접속되는 CPU를 나타내고, 상기 버퍼(11∼13)는 CPU(10)와 이후에 설명된 주변장치사이에서 어드레스 및 데이타의 교환속도 및 시간등을 조정하거나 양자 를 독립적으로 동작시키도록 하는 기억장치로서의 기능을 수행한다.4 and 5 show a detailed block diagram of a control circuit according to the present invention. In FIG. 4, reference numeral 10 denotes an address bus buffer 11 and 12 and a data bus buffer 13 connected thereto. The CPU 11 shows a function of a memory device for adjusting the speed and time of exchanging addresses and data between the CPU 10 and peripheral devices described later, or for operating both independently. Perform.

펄스발생기(100)는 상기 CPU(10)로부터 데이타 버스용버퍼(13)를 통해 주어지는 속도 및 회전방향에 대한 명령에 대하여 모터 구동 펄스열신호 및 방향신호를 발생한다.The pulse generator 100 generates a motor driving pulse train signal and a direction signal in response to a command for a speed and a rotation direction given from the CPU 10 through the data bus buffer 13.

상기 펄스발생기(100)를 선택하기 위한 선택신호(CS)는 버퍼(11)로부터 인가되는 어드레스에 따라 기프로그램이 작성되어있는 판독전용의 프로 그램롬(PROM)(28)과 노아게이트(30)를 통해 출력된다.The selection signal CS for selecting the pulse generator 100 includes a read-only program ROM (PROM) 28 and a noar gate 30 in which a preprogram is written according to an address applied from the buffer 11. Is output via

또한 디코더(35∼37)를 사용하여 버퍼(15), (16) 및 각종 버스 선택신호를 만든다.The decoders 35 to 37 are also used to generate the buffers 15 and 16 and various bus selection signals.

즉 선택신호(1A)은 버퍼(20∼25)를 리셋하는 신호이고, 신호(3A)은 CPU가 리드(read)할 판독전용의 버퍼(18, 19)를 선택하는 신호이며, 신호(4A)는 CPU가 라이트(write)할 서입 전용의 버퍼(20∼25)를 선택하는 신호이고, 상기 선택신호(3, 4)에 의해서 선택된 버퍼(18∼25)에는 데이타신호선(2A)을 통해 데이타 버퍼(13)에 접속된 CPU로 부터 데이타가 인가된다.That is, the selection signal 1A is a signal for resetting the buffers 20 to 25, the signal 3A is a signal for selecting the read-only buffers 18 and 19 to be read by the CPU, and the signal 4A. Is a signal for the CPU to select the write-only buffers 20 to 25 to be written to, and the buffers 18 to 25 selected by the selection signals 3 and 4 are provided via a data signal line 2A. Data is applied from the CPU connected to (13).

한편 버퍼(14)는 외부입력장치(101)로 부터 입력되는 제어신호를 상기 펄스발생기(100)로 전달하며, 또한 이 제어신호는 상기 버퍼(16) 및 데이타버스용 버퍼(13)를 통하여 CPU(10)에 전달되는데, 상기 외부 입력장치(101)는 상기 버퍼(16)를 통해 CPU(10)로 데이타를 공급하는 기능외에 CPU의 제어기능을 홀드하고 상기 버퍼(14)를 통해 펄스 발생기(100)에 제어신호를 출력함으로써 직접 펄스발생기(100)를 제어할 수 있다.On the other hand, the buffer 14 transmits a control signal input from the external input device 101 to the pulse generator 100, and the control signal is transferred to the CPU through the buffer 16 and the data bus buffer 13 through the CPU. In addition to the function of supplying data to the CPU 10 through the buffer 16, the external input device 101 holds a control function of the CPU and transmits a pulse generator through the buffer 14. The pulse generator 100 can be directly controlled by outputting a control signal to 100).

상기 펄스발생기(100)로부터 출력되는 구동펄스열신호(이하 POUT라함) 및 방향신호(이하 P DIR이라함)는 제5도의 배타적 오아게이트(31, 33)를 거쳐 낸드게이트(41∼43)와 인버터(48), (49)에 의하여 제3도에 도시된 모터정방향의 동기신호(+POUT)와 역방향의 동기신호(-POUT)가 구성되어 모터구동회로(102)에 접속된 버퍼(17)로 공급되고, 또한 상기 배타적 오아게이트(31, 32)에서 출력되는 P OUT, P DIR신호는 동시에 업/다운 2진 카운터(51)에 공급된다.The driving pulse train signal (hereinafter referred to as POUT) and the direction signal (hereinafter referred to as P DIR) outputted from the pulse generator 100 are the NAND gates 41 to 43 and the inverter via the exclusive orifices 31 and 33 of FIG. 5. (48) and (49) constitute a forward synchronizing signal (+ POUT) and a reverse synchronizing signal (-POUT) shown in FIG. 3 to the buffer 17 connected to the motor driving circuit 102. The P OUT and P DIR signals which are supplied and output from the exclusive ogates 31 and 32 are simultaneously supplied to the up / down binary counter 51.

상기 2진 카운터(51)는 P DIR 신호가 로우상태일때 P OUT펄스를 업카운트하게되고, P DIR신호가 하이상태일때 P OUT펄스열을 다운카운트하여 출력단을 통해 3비트의 2진값을 PROM(29)에 공급한다.The binary counter 51 counts up the P OUT pulse when the P DIR signal is low, and down counts the P OUT pulse string when the P DIR signal is high to output a 3-bit binary value through the output terminal. Supplies).

상기 PROM(29)은 상기 2진 카운터(51)로 부터 공급되는 입력신호에 의하여 이미 내장되어 있는 프로그램에 따라 2상여자신호를 출력하게 되며, 이 출력값은 제3도에 도시된 2상여자 파형(Ph1∼Ph4)과 같은 형태로 출력된다.The PROM 29 outputs a two-phase excitation signal according to an already built-in program by an input signal supplied from the binary counter 51, and this output value is a two-phase excitation waveform shown in FIG. The output is the same as (Ph1 to Ph4).

상기 PROM(29)의 출력신호는 버퍼(26)를 거쳐 상기 제2도의 스텝모터 구동회로로 출력되는데, 이 출력파형도 역시 상기 제3도의 파형(Ph1∼Ph4)과 같이 출력된다.The output signal of the PROM 29 is output to the step motor driving circuit of FIG. 2 through the buffer 26, and this output waveform is also output like the waveforms Ph1 to Ph4 of FIG.

한편, 상기 낸드게이트(42), (43)로부터 출력된 +P OUT 신호와 -P OUT 신호는 업/다운 2진 카운터(52)의 업(U)/다운(D)입력단으로 각각 인가되는데, 상기 카운터(52)는 이와 직렬연결된 업/다운 2진카운터(53∼55)와 함께 전체적으로 16비트의 업/다운 2진 카운터를 구성하게 된다.Meanwhile, the + P OUT signal and the -P OUT signal output from the NAND gates 42 and 43 are respectively applied to the up (U) and down (D) input terminals of the up / down binary counter 52. The counter 52, together with the up / down binary counters 53 to 55 connected in series, constitutes a 16-bit up / down binary counter as a whole.

그리고 상기 2진 카운터(52∼55)의 출력단은 4비트 비교기(61∼64)의 총 16비트에 접속됨과 아울러 또한 4비트 비교기(65∼68) 및 4비트 비교기(69∼72)에도 각각 16비트씩 접속된다.The output terminals of the binary counters 52 to 55 are connected to a total of 16 bits of the 4-bit comparators 61 to 64, and 16 to the 4-bit comparators 65 to 68 and the 4-bit comparators 69 to 72, respectively. Bit by bit are connected.

한편, 상기 CPU(10)는 모터의 현재 위치를 판별하기 위하여 모터 구동회로(102)로 출력되는 구동펄스를 카운팅 하는 상기 2진 카운터(52∼55)의 출력값을 상기 버퍼(18), (19)를 통하여 읽어봄으로써 알수 있다.Meanwhile, the CPU 10 stores the output values of the binary counters 52 to 55 that count the driving pulses output to the motor driving circuit 102 to determine the current position of the motor. Can be found by reading

즉, 상기 2진 카운터(52∼55)는 모터의 위치를 계산하는 카운터로서 모터의 현재 위치를 항상 카운팅하여 모터의 속도 및 위치를 제어하게 된다.That is, the binary counters 52 to 55 are counters for calculating the position of the motor to control the speed and position of the motor by always counting the current position of the motor.

또한 상기 CPU(10)는 각각의 16비트용 버퍼(20), (21)와 버퍼(22), (23) 및 버퍼(25), (26)를 통하여 16비트로 구성된 모터 위치 데이타를 기억시킬 수 있으며 상기 버퍼(20∼26)에 기억된 16비트의 데이타값은 연속적으로 모터 위치를 카운팅하는 상기 2진 카운터(53∼55)의 출력과 상기 비교기(61∼64)와 비교기(65∼68) 및 비교기(69∼72)에 의해 비교되어 상기 2진 카운터(52∼55)의 값이 CPU(10)로부터 입력된 임의 위치를 갖고 있는 버퍼(20∼26)의 값과 일치하게 되면 상기 비교기(64), (68), (72)의 출력단자로부터 액티브 하이신호가 발생되어 인버터(70)를 거쳐 상기 CPU로 입력되고 따라서 CPU는 현재 구동되고 있는 모터의 위치를 CPU자체가 판별하기 위하여 지정된 위치에 모터가 도달했음을 알 수 있도록 한다.In addition, the CPU 10 can store the motor position data composed of 16 bits through each of the 16-bit buffers 20, 21, and the buffers 22, 23, and the buffers 25, 26. 16-bit data values stored in the buffers 20 to 26 are outputted from the binary counters 53 to 55, and the comparators 61 to 64 and the comparators 65 to 68, which continuously count the motor positions. And when the values of the binary counters 52 to 55 coincide with the values of the buffers 20 to 26 having arbitrary positions input from the CPU 10, compared by the comparators 69 to 72. An active high signal is generated from the output terminals 64, 68 and 72, and is input to the CPU via the inverter 70 so that the CPU can designate the CPU itself to determine the position of the motor currently being driven. So that the motor has reached

이에 따라 CPU는 특정위치에서 모터를 정지시키거나 또는 속도를 가변하는 등의 모터의 속도 및 위치를 제어함으로써 상기 모터의 구동력을 이용하는 반도체 장치의 단계적인 이송이나 정지등을 반복할 수 있게 되는 것이다.Accordingly, by controlling the speed and position of the motor such as stopping the motor or changing the speed at a specific position, the CPU can repeat stepwise transfer or stop of the semiconductor device using the driving force of the motor.

이하 본 고안의 동작 및 작용효과를 설명한다.Hereinafter will be described the operation and effect of the present invention.

펄스발생기(100)는 CPU(10)로부터 버퍼(11∼13)를 통해 모터의 구동속도 및 구동위치를 나타내는 구동펄스 데이타를 인가 받는다.The pulse generator 100 receives the drive pulse data indicating the drive speed and the drive position of the motor from the CPU 10 through the buffers 11 to 13.

상기 CPU(10)는 데이타버스에 접속된 버퍼(13)를 통하여 버퍼(20), (21)와 버퍼(22), (23) 및 버퍼(25), (26)에 모터구동중 알고자하는 3곳의 모터 위치에 대한 16비트에 데이터값을 각각 저장시킨다.The CPU 10 wants to know when the motors are driven to the buffers 20, 21 and 22, 23, and 25 and 26 through the buffer 13 connected to the data bus. The data values are stored in 16 bits for each of the three motor positions.

그리고 상기 펄스발생기(100)는 상기 CPU(10)로부터 스타트 명령을 어드레스버스용버퍼(11) 및 PROM(28)을 통하여 입력받는 것과 동시에 상기 CPU(10)로부터 데이터버스용 버퍼(13)를 통하여 입력되는 지시된 모터 구동속도 및 위치신호 명령에 따라 제3도에 도시된 위치신호(P DIR) 및 펄스열신호(P OUT)를 출력한다.The pulse generator 100 receives a start command from the CPU 10 through the address bus buffer 11 and the PROM 28 and simultaneously through the data bus buffer 13 from the CPU 10. The position signal P DIR and the pulse train signal P OUT shown in FIG. 3 are output in accordance with the inputted motor drive speed and position signal command.

상기 펄스발생기(100)로부터 출력된 P DIR신호와 P OUT신호는 배타적오아게이트(31, 33)를 거쳐 업/다운 2진카운터(51) 및 인버터(48), 낸드게이트(42), (43)로 공급되고, 상기 인버터(48)와 낸드게이트(42), (43)는 상기 P DIR 신호와 P OUT 신호를 받아 제3도에 도시된 파형(+P OUT), (-P OUT)과 같은 펄스열 신호를 구성하여 업/다운 2진 카운터(52)로 공급한다.The P DIR signal and the P OUT signal output from the pulse generator 100 are passed through an exclusive orifice 31 and 33 to the up / down binary counter 51, the inverter 48, the NAND gate 42, and 43. And the inverter 48, the NAND gates 42, and 43 receive the P DIR signal and the P OUT signal, and the waveforms (+ P OUT) and (-P OUT) shown in FIG. The same pulse train signal is constructed and supplied to the up / down binary counter 52.

상기 2진카운터(51)에 입려된 제3도의 P DIR신호 및 P OUT신호는 카운터(51)의 업/다운카운트동작에 의하여 3비트의 2진신호로서 PROM(20)에 출력되고 상기 PROM(20)은 그 내부에 기 작성된 프로그램에 따라 제3도에 도시된 2상여자의 구동펄스(Ph1∼Ph4)를 구성하여 버퍼(17)를 통해 모터구동회로(102)로 출력한다.The P DIR signal and the P OUT signal of FIG. 3 applied to the binary counter 51 are output to the PROM 20 as a 3-bit binary signal by the up / down count operation of the counter 51 and the PROM ( 20) configures the two-phase excitation drive pulses Ph1 to Ph4 shown in FIG. 3 according to a program previously written therein and outputs them to the motor drive circuit 102 through the buffer 17.

또한 상기 인버터(48)와 낸드겐이트(42), (43)를 통하여 제3도에 도시된 +P OUT 신호와 -P OUT신호를 인가받은 2진카운터(52)는 이들 신호의 펄스를 카운터하게되고 이때 카운트한 값은 구동중에 있는 모터의 위치값이 된다.In addition, the binary counter 52, which receives the + P OUT signal and the -P OUT signal shown in FIG. 3 through the inverter 48, the NANDGENTS 42 and 43, receives the pulses of these signals. The counted value is the position value of the motor in operation.

한편, 상기 업/다운 2진카운터(52∼55)에 의해 카운팅 되는 모터의 연속적인 위치값은 각각의 비교기(61∼ 64)와 비교기(65∼68) 및 비교기(69∼72)를 통하여 상기 CPU(10)에서 설정된 버퍼(20∼25)의 값과 각각 비교 되는데, 이들 값이 일치할 경우 상기 비교기(64), (68), (72)의 출력단으로 부터는 액티브 하이신호를 출력하여 인버터(70)를 통해 CPU(10)로 입력시켜 상기 CPU(10)로 하여금 현재의 모터가 임의 설정 위치에 도달했음을 알 수 있도록 한다.On the other hand, the continuous position value of the motor counted by the up / down binary counters 52 to 55 is obtained through the comparators 61 to 64, the comparators 65 to 68, and the comparators 69 to 72, respectively. The values of the buffers 20 to 25 set by the CPU 10 are compared with each other. If these values coincide with each other, an active high signal is output from the output terminals of the comparators 64, 68, and 72 and the inverter ( 70 is input to the CPU 10 so that the CPU 10 can know that the current motor has reached a certain set position.

따라서 CPU(10)는 현재의 모터 위치를 알고자 할 경우 연속적으로 모터의 위치를 계산하고 있는 업/다운 2진 카운터(52∼55)의 값을 저장하는 버퍼(18), (19)를 통하여 알 수 있게 되는 것이다.Therefore, when the CPU 10 wants to know the current motor position, the CPU 10 uses buffers 18 and 19 to store the values of the up / down binary counters 52 to 55 that are continuously calculating the position of the motor. You will know.

이상에서 상술한 바와 같이 본 고안은 4상 스텝 모터를 컨트롤 해야되는 모든 장비에 적용이 가능하며, 모터 제어를 위한 CPU의 시간적인 부담 및 제어의 용이성으로 인하여 CPU를 더욱 효율적으로 사용할 수 있는 장점이 있고, 또한 반도체 장비인 다이본더의 모터제어와 기타 연속적으로 모터의 위치제어 및 속도제어가 필요한 와이어 본더 및 산업용 로보트 등 자동화 관련 장비의 스텝 모터를 효율적으로 제어할수 있는 효과가 있는 것이다.As described above, the present invention can be applied to all equipments that need to control a four-phase stepper motor, and the CPU can be used more efficiently due to the time burden of the CPU and ease of control. In addition, the motor control of the die bonder, which is a semiconductor device, and other continuous step motors of automation-related equipment such as wire bonders and industrial robots requiring position control and speed control of the motor.

Claims

In the control circuit of the step motor, the data terminals D0 to D7 are connected to the data bus of the CPU through the data bus buffer 13, and the selection stage CS is connected to the noar gate 30, the PROM 28, and the buffer. A pulse generator 100 connected to the address bus of the CPU via 11 to generate a drive pulse train signal P OUT and a rotation direction signal P DIR; and signal output terminals P OUT and P of the pulse generator 100. An excitation signal generator for connecting a counter 51 through an exclusive oragate 31 and 32 to the DIR, and a PROM 29 connected to an output terminal of the counter 51 to generate a two-phase excitation signal; The output signal terminals P OUT and P DIR of the generator 100 are connected to the output signal terminals P OUT and P DIR through the NAND gates 42 and 43, the inverter 48, and the exclusive o gates 31 and 33 to calculate the position values of the motor being driven. The position data values counted by the counters 52 to 55 connected to the counter means 52 to 55 of the slave connection type and to the output terminals of the counters 52 to 55. Buffer means 18 and 19 for temporarily storing and outputting the data to the CPU, and buffer means for storing data on the position of the motor output from the CPU connected to the data bus of the CPU via the data bus buffer 13; (20 to 25) and the output terminals of the counters 52 to 55 and the output terminals of the buffers 20 to 25, respectively, and compare the positions of the motor device set by the CPU with the motor being driven, And a comparator (61 to 68) for outputting a signal pulse corresponding thereto when the signal is matched to the CPU via the inverter (70).