Claims (1)
초기 리세트신호(A/RST) 시작신호(START) 및 발진펄스입력(PULSE)을 받고 시작 및 리세트제어에 따라 주파수 카운터에 리세트출력(RST out)을 하는 리세트 신호 발생부(1)와, 지연기능, 플리커기능, 쇼트기능, 신호오프기능 및 온/오프지연기능을 선택하기 위한 기능선택신호(F1), (F2), (F3)를 입력받아 상기 시작신호(START) 및 리세트(RST)신호에 따라 각 기능에 따른 제어신호를 발생하는 기능 선택부(2)와, 각 기능선택에 따라 주파수 카운터 출력의 피드백신호(F/B)에 의해 제어신호를 발생함과 아울러 인히버트신호(INH)에 따라 주파수 카운터에 출력되는 펄스출력(PULSE out)을 제한하게하는 제어신호를 발생하는 제1제어부(3)와, 상기 기능선택부(2)를 통한 각 기능선택에 따라 상기 시작신호(START) 및 리세트(RST) 명령에 따라 시작 및 리세트 제어 신호를 발생하는 시작/리세트 제어부(4)와, 상기 펄스입력(PULSE)기능선택(2)의 각 기능선택에 의한 기능선택신호, 제1제어부(3)의 각 기능별 동작제어신호 및 시작/리세트 제어부(4)의 제어에 따라 논리조합하여 상기 리세트 출력(RST out)을 제어함과 아울러 발진출력(OSC out)을 제어하는 제2제어부(5)와 상기 제1제어부(3) 및 시작/리세트제어부(4)의 제어와 발진입력(OSC)의 제어에 따라 상기 시작신호(START) 및 리세트(RST) 신호에 의해 각 기능별로 펄스출력(PULSE out)을 제한하는 펄스출력제어부(6)로 구성하여 된것을 특징으로 하는 주파수 카운터 제어회로.A reset signal generator (1) for receiving an initial reset signal (A / RST) start signal (START) and an oscillation pulse input (PULSE) and performing a reset output (RST out) to a frequency counter according to the start and reset control. And the start signal START and reset by receiving the function selection signals F1, F2, and F3 for selecting the delay function, the flicker function, the short function, the signal off function, and the on / off delay function. A function selector 2 for generating a control signal for each function according to the (RST) signal, and a control signal is generated by the feedback signal (F / B) of the frequency counter output in accordance with each function selection. A first control unit 3 for generating a control signal for limiting the pulse output PULSE out output to the frequency counter in accordance with the signal INH, and the start according to each function selection through the function selection unit 2; Start / Reset to generate start and reset control signals in accordance with signal (START) and reset (RST) commands Of the set control unit 4, the function selection signal by each function selection of the pulse input function selection 2, the operation control signal for each function of the first control unit 3, and the start / reset control unit 4 The second control unit 5 and the first control unit 3 and the start / reset control unit 4 which control the reset output RST out and control the oscillation output OSC out by logical combination according to the control. ) And a pulse output control unit 6 for limiting the pulse output (PULSE out) for each function by the start signal (START) and reset (RST) signal according to the control of the oscillation input (OSC). Frequency counter control circuit, characterized in that.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.