KR920009679B1

KR920009679B1 - 스위칭 메모리를 갖는 고속 atm 셀 동기 교환장치

Info

Publication number: KR920009679B1
Application number: KR1019900009576A
Authority: KR
Inventors: 최준균; 최문기; 김경수; 정태수; 신영석
Original assignee: 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-06-27
Filing date: 1990-06-27
Publication date: 1992-10-22
Also published as: JP2944786B2; JPH04233847A; KR920001888A; US5193088A

Abstract

내용 없음.

Description

스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치

제1도는 본 발명의 개략적인 구성을 나타낸 블럭도.

제2도는 제1도의 ATM셀 입력회로의 구성을 나타낸 블럭도.

제3도는 제1도의 루팅 제어회로의 구성을 나타낸 블럭도.

제4도는 제1도의 스위칭 정보 테이블 회로와 스위칭 메트릭스 회로의 구성을 나타낸 블럭도.

제5도는 제1도의 셀 게이트 회로의 구성을 나타낸 회로도.

제6도는 제1도의 셀출력 정렬회로의 구성을 나타낸 회로도.

제7도는 제1도의 시스팀 클럭 발생회로의 구성을 나타낸 블럭도.

제8도는 각 회로의 블럭간 타이밍도.

제9도는 루팅 선로 논리 결정을 위한 스위칭 모델의 예시도.

* 도면의 주요부분에 대한 부호의 설명

1 : ATM셀 입력회로 2 : 루팅 제어회로

3 : 셀게이트 회로 4 : 스위칭 정보 테이블회로

5 : 스위칭 메트릭스 회로 6 : 셀출력 정렬회로

7 : 시스팀 클럭 발생회로 10 : 광전변환장치

11 : 비트 타이밍 동기회로 12 : 셀동기용 시프트 레지스터

13 : 셀동기 카운터회로 14 : 직렬/병렬 변환회로

15 : 헤더 길이 카운터회로 16 : 헤더 저장용 시프트 레지스터

17 : 유효셀 검색회로 18 : 셀전송 버퍼

19 : 지연회로 20 : 상태 관리회로

21 : 루팅선로 결정회로 22 : 선로할당응답회로

23 : 스위치 테이블 셋팅회로 70 : 시스팀 클럭 발생회로

71 : 셀동기 클럭 발생회로

본 발명은 국제표준기구인 CCITT에서 광대역 전송모드로 권고한 ATM(Asynchronous Transfer Mode)셀 교환장치에 관한 것으로, 특히 스위칭 메모리를 갖는 고속 ATM 셀동기 교환장치에 관한 것이다.

155.52Mbps 이상의 전송속도를 요하는 선로에 ATM 셀을 전송할 때 이를 셀단위로 실시간으로 교환하기 위해서는 고속의 교환장치가 필요한데 이러한 셀 교환을 위한 종래의 시간분할 교환장치는 가입자 교환선로할당 경로와 가입자 정보전송경로가 상이하여 ATM 셀과 같은 짧은 메시지의 고속 실시간 교환에는 부적당하다. 또한 기존에 제안된 셀프루팅의 셀교환장치(PAT NO:JO1256246 A89/10/12 8947)는 버퍼 메모리를 사용하여 병렬 처리하므로 시스팀 구성이 어렵고 제작 비용이 많이 소요된다. 그밖에 제어정보를 두고 입력된 ATM 셀에 스위칭을 위한 루팅 정보를 삽입한 방식(PAT NO:재8805982 A 88/08/11 8823)은 입력 메시지에 루팅 정보를 삽입하기 위한 복잡한 내부 프로토콜이 필요하고 고속으로 처리하는 시스팀 내에서 병렬로 입력되는 여러 입력 모듈에서 뿐만 아니라 시스팀 내부의 각 모듈간의 타이밍 유지가 어렵다.

상기 종래에 개발된 각종 고속 ATM 셀 교환장치는 상술한 바와같은 문제점을 가지고 있다.

상기 문제점을 제거하기 위해 안출된 본 발명의 목적은 고속의 ATM 셀을 전송함에 있어 셀단위로 하여 실시간으로 교환하는 경로를 제공하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치를 제공함에 있다.

상기 목적을 달성하기 위해 본 발명은 광 ATM 신호가 입력되는 다수의 ATM 셀 입력수단, 상기 다수의 ATM 셀 입력수단에 연결되어 어드레스 정보를 전달 받는 루팅 제어수단, 상기 다수의 ATM 셀 입력수단 및 루팅 제어수단에 연결되어 입력된 셀을 동기 전송하는 셀 게이트 수단, 상기 루팅 제어수단에 연결되어 스위칭 정보를 교환하는 스위칭 정보 테이블 수단, 및 상기 스위칭 정보 테이블 수단 및 셀 게이트 수단에 연결되어 스위칭 제어정보 및 셀 데이터 정보를 받아 출력하는 스위칭 메트릭스 수단으로 구성된 것을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 개략적인 구성을 나타낸 블럭도로 도면에서 1은 ATM 셀 입력회로, 2는 루팅제어회로, 3은 셀게이트 회로, 4는 스위칭 정보테이블회로, 5는 스위칭 메트릭스회로, 6은 셀출력 정렬회로, 7은 시스팀 클럭 발생회로를 각각 나타낸다.

본 발명에 의한 스위칭 메모리를 갖는 고속 ATM 셀동기 교환장치는 제1도에 도시한 바와같이 다수의 ATM 셀 입력회로(1), 루팅 제어회로(2), 및 스위칭 메트릭스회로(5)를 기본으로 상기 루팅 제어회로(2)와 스위칭 메트릭스회로(5)로 구성되어 있다. 또한 출력된 셀을 ATM 전송규정에 맞춰서 전송하기 위한 셀출력 정렬회로(6)와 시스팀 전체에 시스팀 클럭과 셀동기 클럭을 공급하기 위한 시스팀 클럭발생회로(7)를 부가하였다.

제2도는 본 발명의 ATM 셀 입력회로의 구성을 나타낸 블럭도로서 도면에서 10은 광전변환장치, 11은 비트타이밍 동기회로, 12는 셀동기용 시프트 레지스터, 13은 셀동기 카운터회로, 14는 직렬/병렬변환회로, 15는 헤더 길이 카운터, 16은 헤더저장용 시프트 레지스터, 17은 유효셀 검색회로, 18은 셀전송버퍼, 19는 지연회로, 20은 상태관리회로를 각각 나타낸다.

본 발명에 의한 상기 ATM 셀 입력회로는 제2도에 도시한 바와같이 광전변환장치(10), 비트타이밍 동기회로(11), 셀동기용 시프트 레지스터(12), 셀동기 카운터회로(13), 직렬/병렬 변환회로(14), 헤더 길이 카운터(15), 헤더 저장용 시프트 레지스터(16), 유효셀 검색회로(17), 셀전송버퍼(18), 지연회로(19), 및 상태관리회로(20)로 구성되어 있다.

상기 ATM 셀 입력회로(1)를 통해 ATM 셀의 입력 형태를 살펴보면 다음과 같다.

ATM 전송규정에 의해 입력된 광 ATM 신호는 상기 광전변환장치(10)를 통해 광신호를 전자신호로 바꾸고 상기 시스팀 클럭 발생회로(7)로부터 시스팀 클럭이 입력되는 상기 비트 타이밍 동기회로(11)에 상기전자신호 정보를 수신하지 못할 경우에 이를 상기 상태 관리회로(20)에 알린다. 상기 비트 타이밍 동기회로(1)에 수신된 비트정보를 셀 동기용 시프트 레지스터(12)에 저장하여 셀동기 카운터회로(13)와 연동하여 CCITT에서 규정된 ATM 셀 헤더의 필드 검출논리회로로부터 셀의 시작과 끝을 확인하여 셀을 상기 직렬/병렬 변환회로(14)에 보낸다. 이때 상기 셀동기 카운터회로(13)는 셀의 헤더의 시작을 알리는 신호를 상기 헤더 길이 카운터회로(15)에 보내 상기 직렬/병렬 변환회로(14)에 저장된 셀로부터 헤더 정보를 추출하여 헤더 저장용 시프트 레지스터(16)에 보낸다.

상기 헤더 저장용 시프트 레지스터(16)는 유효셀의 검색을 위하여 필요한 정보를 상기 유효셀 검색회로(17)에 보내며 스위칭을 위해 필요한 어드레스 정보를 병렬로 상기 루팅 제어회로(2)에 보낸다. 이때 상기 루팅 제어회로(2)에 보내는 어드레스 정보를 상기 유효셀 검색회로(17)의 유효셀인지 신호와 동기시키기 위해 지연회로(19)를 사용하여 어드레스 정보를 셀동기 클럭으로부터 필요한 만큼 지연하여 전송한다.

상기 유효셀 검색회로(17)는 상기 헤더 저장용 시프트 레지스터(16)에 저장된 헤더정보로부터 상기 직렬/병렬 변환회로(14)에 저장된 셀이 유효셀인지를 확인하여 유효셀인 경우에는 상기 직렬/병렬 변환회로(14)에 저장된 셀을 셀전송 버퍼(18)로 보내며 이를 루팅 제어회로(2)에 어드레스 정보와 동기하여 보낸다. 이때 상기 직렬/병렬 변환회로(14)에 저장된 셀이 무효셀인 경우는 상기 직렬/병렬 변환회로(14)에 저장된 셀을 버리며 이 사실을 상기 상태 관리회로(20)에 알린다. 한편 상기 셀 전송버퍼(18)에 저장된 셀 정보는 셀 전송 클럭에 동기되어 셀게이트 회로(3)로 전달한다.

셀게이트회로(3)로 전달한다.

제3도는 본 발명의 루팅 제어회로의 구성을 나타낸 블럭도로 도면에서 21은 루팅 선로 결정회로, 22은 선로할당 응답회로, 23은 스위치 테이블 셋팅회로를 각각 나타낸다.

본 발명에 의한 루팅 제어회로(2)는 제3도에 도시한 바와같이 루팅 선로결정회로(21), 셀동기 클럭이 입력되는 D플립플롭으로 구성된 선로할당응답회로(22), 및 셀동기 클럭이 입력되는 다수의 D플립플롭으로 구성된 스위치 테이블 셋팅회로(23)로 구성되어 있다.

상기 ATM 셀 입력회로(1)의 헤더 저장용 시프트 레지스터(16)로부터 각 입력된 셀에서 추출되어 출력되는 병렬 어드레스 정보(I1 내지 In)들과 상기 유효셀 검색회로(17)로부터 출력되는 어드레스의 유효 여부를 알리는 유효셀인지 신호(R1 내지 Rn)들이 루팅선로 결정회로(21)에 도착하면 상기 루팅선로 결정회로(21)는 적절한 루팅 결정 로직회로에 따라 선로 할당정보(Ti)를 선로 할당 응답회로(22)에 알려 주고 제어정보(Xij)를 스위치 테이블 셋팅셀(23)에 알려 해당 경로상의 스위칭 메트릭스를 제어하도록 스위칭 정보테이블회로(4)에 전송한다. 이때 상기 선로 할당 응답회로(22)와 스위치 테이블 셋팅회로(23)는 다음의 셀동기 클럭에 맞추어서 교환선로를 연결하도록 셀게이트회로(3)와 스위칭 정보 테이블회로(4)에 지시한다.

제4도는 본 발명의 스위칭 정보 테이블 회로와 스위칭 메트릭스 회로의 구성을 나타낸 블록도이다.

본 발명에 의한 스위칭 정보테이블회로(4)는 제4도에 도시한 바와같이 다수의 D 플립플롭으로 구성되어 상기 루팅 제어회로(2)의 스위칭 테이블 셋팅회로(23)로부터 스위치 제어를 위해 필요한 정보(Xij)를 받아 이를 저장하여 셀동기 클럭에 동기하여 다수의 스위치 박스로 스위치 메트릭스의 각 스위치 박스를 제어한다.

스위칭 메트릭스 회로(5)의 한예로 스위칭 메트릭스가 큐브 형태의 반얀(Banyna) 토폴로지(Toplogy)를 가질 경우 스위칭 메트릭스회로의 각 스위치 박스는 셀게이트회로(3)로부터 셀을 받아서 스위치 제어정보에 따라 스위치 제어정보가 ＂0＂인 경우에는 직렬로 연결하며 스위치 제어정보가 ＂1＂인 경우에는 ＂X＂자 형태로 연결하여 입력될 셀이 해당 목적지로 향하도록 한다.

제5도는 본 발명의 셀게이트 회로의 구성을 나타낸 회로도이다.

본 발명에 의한 회로게이트회로(3)는 제5도에 도시한 바와같이 상기 루팅 제어회로(2)의 선로 할당 응답회로(22)로부터 출력되는 선로할당정보(Ti) 및 상기 ATM 셀 입력회로(1)의 셀 전송버퍼(18)에 저장된 셀을 입력으로 하는 다수의 AND 게이트로 구성되어 있다.

셀게이트회로(3)는 상기 ATM 셀 입력회로(1)의 셀 전송 버퍼(18)에 저장된 셀을 상기 루팅 제어회로(2)의 선로 할당 응답회로(22)로부터 선로 연결이 허용될 경우 논리 신호 ＂1＂로 선로연결하여 스위칭 메트릭스회로(5)로 전달한다.

제6도는 본 발명의 셀출력 정렬회로의 구성을 나타낸 회로도이다.

본 발명에 의한 셀 출력정렬회로(6)는 제6도에 도시한 바와같이 다수의 시프트 레지스터와 셀동기 클럭 및 상기 시프트 레지스터의 출력을 입력으로 하는 AND 게이트로 구성되어 있다.

상기 셀출력 정렬회로(6)는 상기 스위칭 메트릭스회로(5)로부터 교환된 셀을 외부에 규정된 셀 전송속도에 맞추어서 전송하도록 시프트 레지스터에 셀을 일시적으로 저장한다.

제7도는 본 발명의 시스팀 클럭 발생회로의 구성을 나타낸 블록도이다.

시스팀 전체에 시스팀 클럭과 셀동기 클럭을 공급하는 시스팀 클럭 발생회로(7)는 제7도에 도시한 바와같이 시스팀 클럭 발생회로(70) 및 상기 시스팀 클럭 발생회로(70)로부터 공급받는 셀동기 클럭 발생회로(71)로 구성되어 있다.

본 발명에 의한 루팅 경로의 할당을 통하여 각 입력된 셀이 교환되는 상태는 본 발명의 각 회로의 블록간 타이밍도인 제8도에 도시한 바와같이 전단의 셀동기 클럭동안에 루팅 선로가 결정된 ATM 셀은 다음 셀동기 클럭에 동기하여 적절한 스위칭 메트릭스회로(5)의 경로를 할당 받아서 출력된다.

제9도는 루팅선로 놀리결정을 위한 스위칭 모델의 예시도이다.

상기 스위칭 메트릭스회로(5)가 큐브 형태의 반얀(Banyan) 토폴로지를 가지고 구성될 경우 상기 루팅선로 결정회로(21)의 선로 할당정보(Ti) 및 제어정보(Xij)를 계산하기 위한 로직 알고리즘을 제9도를 참조하여 설명하면 다음과 같다.

스위치 네트워크의 입력 포트수를 N, 입력 어드레스를 A=(an-1,an-2,...,a0), 출력 어드레스를 D=(dn-1,dn-2,…do)라 한다. 또한 입력 어드레스(A)가 셀을 전송하고자 할때 전송 요청 신호(rA)를 ＂1＂로 한다. 스테이지 I에서의 각 스위치 박스에서 각 입력 어드레스를 Ii, 출력 어드레스를 Yi, 전송요청 신호를 rI, 교환요청신호를 xi라 한다. 여기서 xi는 해당 스테이지를 경유하는 입력 어드레스(A)와 출력 어드레스(D)의 배타적 OR에 의해 계산된다. 스테이지 I에서 선로 제어 기능은 먼저 스테이지 I에서의 스위치 박스번호를 나타내는 Si, 스위치 박스(Si)의 연결 명령을 나타내는 Xi, 스위치 박스(Si)에 입력된 선로의 연결여부를 결정하는 Ti가 있다. 상기 스위치 박스(Si)의 연결 명령을 나타내는 Xi가 ＂0＂일때는 직렬 연결을 하고 ＂1＂일때는 X자형의 교환연결을 하고 상기 스위치 박스(Si)에 입력된 선로의 연결여부를 결정하는 Ti가 ＂1＂일때는 연결 경로를 제공하여 ＂0＂일때는 연결 경로를 차단한다. 상기 스위치 박스번호(Si)는 다음과 같이 계산된다.

여기서 R1(*)는 2진법으로 표시된 어드레스를 1비트 왼쪽으로 회전하는 기능을 하는 연산자이며 Sr(*)는 오른쪽으로 이동하는 연산자이다.또한 Yi는

로 표시되는데 여기서 출력 어드레스(Yi)는 입력되는 셀(Ii)이 각 스위치 박스에서의 홀수 번호로 입력될 때 짝수번으로 입력된는 셀이 존재하지 않거나 짝수번으로 입력되는 셀이 존재할때 해당셀이 요청하는 스위치 박스 연결 요청 신호가 교환요청신호(xi)와 일치할때만 유효하다. 또한Misb(I,x)는 어드레스(I)의 최하위비트(least significant bit)를 x와 배타적 OR하는 연산자이다.

상기 스위치 박스 연결신호(Xi)는 스위치 박스에 짝수 번호의 셀이 입력될 때 해당 셀의 연결신호(Xi)로 결정되며 짝수 번호의 셀이 존재하지 않고 홀수 번호로 입력도는 셀만 존재할 때 홀수 번호가 요청한 교환 신호로 결정된다. 스테이지 i에서 선로할당 결정시호(Ti)는 각 스위치 박스의 입력셀이 짝수번으로 입력될 때 항상 일치하지 않을 때는 서로할당 결정신호(Ti)는 ＂0＂이 되어 연결경로 할당 요청을 거절한다.

상기 루팅선로 결정회로의 결과중 Ti는 i번째의 입력 어드레스에 대한 선로할당 결정신호라고 할 때 해당 입력셀이 거쳐가는 각 스테이지 i에서의 선로할당 결정신호인 Ti가 모두 로직 ＂1＂일 경우에 Ti가 ＂1＂로 되어 선로할당을 지시한다. 다음으로 Xij에서 I는 스테이지 번호를 j는 스위치 박스의 번호를 나타낸다고 할 때 j=Si가 되며 이때 j 스위치 박스의 연결신호(Xij)는 위에서 설명한 스위치 박스 연결신호(Xi)에 의해 주어진다.

상기와 같이 구성되어 동작하는 본 발명은 다음과 같은 효과가 있다.

첫째는 여러 셀 입력회로로부터 입력된 각 셀의 로팅경로 할당을 위한 어드레스 정보가 셀 동기클럭에 동기하여 루팅선로가 결정되기 때문에 루팅경로를 할당하는 과정에 과도기적인 상태가 발생하지 않아서 루팅 회로의 설계가 용이하다. 또한 루팅경로 결정시간도 처리시간의 변동에 민감하지 않고 한 셀 동기클럭 내에만 처리되면 된다.

둘째, 루팅 경로 제어회로와 스위치 메트릭스 제어회로를 스위칭 정보 테이블을 사용하여 분리함으로써 원칙적으로 루팅할당 알고리즘이 스위치 메트릭스의 구조와 무관하다.

셋째, 입력된 ATM 셀을 내부 루팅을 위한 프로토콜을 삽입하지 않기 때문에 입력된 셀 형태가 출력단에 원형 그대로 전송이 된다. 이는 특히 광교환에 쉽게 응용할 수 있다.

넷째, 셀 게이트 회로에 의해 셀 동기클럭에 동기하여 셀 교환이 이루어지기 때문에 스위치 메트릭스 내부에서 셀 충돌이 발생하지 않는다.

다섯째, 루팅 제어 경로와 스위칭 메트릭스 회로를 분리함으로 인해 케이블 TV 트래픽과 같이 장시간 교환 선로를 점유하는 트래픽에 대하여 매 셀마다 스위치 메트릭스의 경로를 할당하는 작업이 필요없다.

여섯째, 본 발명은 일대일 교환 서비스 뿐만 아니라 방송 TV 분배 서비스와 같은 분배서비스가 단순히 해당 경로의 스위칭 정보 테이블의 셋팅만으로 가능하다.

Claims

광 ATM 신호가 입력되는 다수의 ATM 셀 입력수단(1), 상기 다수의 ATM 셀 입력수단(1)에 연결되어 어드레스 정보를 전달받는 루팅 제어수단(2), 상기 다수의 ATM 셀 입력수단(1) 및 루틴 제어수단(2)에 연결되어 입력된 셀을 동기 전송하는 셀게이트 수단(3), 상기 루팅 제어수단(2)에 연결되어 스위칭 정보를 교환하는 스위칭 정보 테이블 수단(4), 및 상기 스위치 정보 테이블 수단(4) 및 셀 게이트 수단(3)에 연결되어 스위칭 제어정보 및 셀데이타 정보를 받아 출력하는 스위칭 메트릭스 수단(5)으로 구성된 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제1항에 있어서, 상기 ATM 셀 입력수단, 루팅제어수단(2), 셀게이트 수단(3), 스위칭 정보 테이블 수단(4), 및 스위칭 메트릭스 수단(5)에 시스팀 클럭과 셀동기 클럭을 공급하는 시스팀 클럭 발생수단(7)을 더 포함하는 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제1항에 있어서, 상기 스위칭 메트릭스 수단(5)에 연결되어 목적지 별로 교환된 셀 데이터 정보를 ATM 셀 전송 규정에 따라 전송하기 위한 셀출력 정렬수단(6)을 더 포함하는 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제1항 또는 제2항에 있어서, 상기 ATM 셀 입력수단(1)은 광 ATM 신호를 받아 전자신호로 변화하는 광전변환수단(10), 상기 광전변환수단(10)에 연결되고 상기 시스팀 클럭 발생수단(7)의 시스팀 클럭에 동기되어 비트 정보를 추출하는 비트 타이밍 동기수단(11), 상기 비트 타이밍 동기수단(11)에연결되어 상기 비트 정보를 저장하는 셀동기용 시프트 레지스터 수단(12), 상기 셀동기용 시프트 레지스터 수단(2)에 병렬 연결되어 상기 셀동기용 시프트 레지스터 수단(12)에 저장된 셀의 전송을 제어하는 셀동기 카운터 수단(13), 상기 셀동기용 시프트 레지스터 수단(12)에 저장된 셀을 상기 셀동기 카운터수단(13)의 제어에 따라 전달 받는 직렬/병렬 변환수단(14), 상기 셀동기 카운터 수단(13)에 연결되어 상기 직렬/병렬 변환수단(14)에 저장된 셀로부터 헤더 정보를 추출하는 헤더 길이 카운터 수단(15), 상기 직렬/병렬 변환수단(14)에 저장된 셀로부터 상기 헤더 길이 카운터 수단(15)의 제어에 따라 헤더 정보를 전달받는 헤더 저장용 시프트 레지스터 수단(16). 상기 헤더 저장용 시프트 레지스터 수단(16)에 연결되어 상기 헤더 저장용 시프트 레지스터 수단(16)에 저장된 헤더 정보로부터 상기 직렬/병렬 변환수단(14)에 저장된 셀이 유효셀인지를 확인하여 유효셀인지 신호를 상기 루팅제어수단(2)에 전달하는 유효셀 검색수단(17), 상기 직렬/병렬 변환수단(14)에 저장된 셀을 상기 유효셀 검색수단(17)의 제어에 따라 전달받아 상기 셀게이트수단(3)에 전달하는 셀전송버퍼수단(18), 상기 스위치 클럭 발생수단(7)의 셀전송클럭을 공급받아 상기 헤더 저장용 시프트 레지스터(16)를 제어하여 상기 헤더 저장용 시프트 레지스터 수단(16)에 저장된 어드레스 정보를 상기 루팅제어수단(2)으로 전송하는 지연수단(19), 및 상기 비트 타이밍 동기수단(11)과 유효셀 검색수단(17)에 연결되어 선로차단신호 및 무효셀인지 신호를 전달받는 상태관리수단(20)으로 구성된 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제1항에 있어서, 상기 루팅 제어수단(2)은 상기 ATM 셀 입력수단(1)으로부터 어드레스 정보(I1 내지 In)와 루팅 요청정보(R1 내지 Rn)를 전달받는 루팅선로 결정수단(21), 상기 루팅 선로 결정수단(21)에 연결되어 선로할당정보(Ti)를 받아 상기 셀 게이트수단(3)으로 전송하는 선로할당 응답수단(22), 상기루팅 선로결정수단(21)에 연결되어 스위치 테이블 할당정보(Xij)를 받아 상기 스위칭 정보 테이블 수단(4)에 전송하는 스위치 테이블 셋팅수단(23)으로 구성된 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제1항 또는 제3항에 있어서, 상기 스위칭 메트릭스 수단(5)은 교환기능을 하는 다수의 스위치 박스가 큐브 형태의 반얀 토폴로지(Banyan Toplolgy) 형태로 구성된 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제1항에 있어서, 상기 셀게이트 수단(3)은 상기 ATM 셀 입력수(1)의 셀게이타 정보 및 상기 루팅 제어수단(2)의 선로할당 정보(Ti)를 입력으로 하고 상기 스위칭 메트릭스 수단(5)으로 출력하는 다수의 AND 게이트로 구성된 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.
제2항 또는 제3항에 있어서, 상기 셀출력 정렬수단(6)은 상기 스위칭 메트릭스 수단(5)으로부터 출력되는 교환된 셀을 일시적으로 저장하는 시프트 레지스터, 및 상기 다수의 시프트 레지스터에 저장된 셀과 스위치 클럭 발생수단(7)의 셀동기 클럭을 입력으로 하는 다수의 AND 게이트로 구성된 상기 것을 특징으로 하는 스위칭 메모리를 갖는 고속 ATM 셀 동기 교환장치.