KR920009665B1 - 키매트릭스의 입력신호 판별회로 - Google Patents

Abstract

내용 없음.

Description

키매트릭스의 입력신호 판별회로

제1도는 종래의 액정표시장치의 블럭도.

제2도는 종래의 키매트릭스의 입력신호 판별회로의 회로도.

제3도는 이 발명의 입력신호 판별회로의 응용예를 보인 액정표시장치의 블럭도.

제4도는 이 발명에 따른 키매트릭스의 입력신호 판별회로의 회로도이다.

이 발명은 시계 또는 계산기 등에 사용되는 액정화면을 구동하는 IC(이하 키스캔 IC라 한다)에 관한 것으로, 특히 상기 키스캔 IC의 핀수를 줄일 수 있도록 구성한 키매트릭스의 입력신호 판별회로에 관한 것이다.

시계 또는 계산기등에 구성되는 액정화면(LCD)상에 키매트릭스를 통한 입력신호를 표시하기 위해서는 키입력신호 상태를 판별하고, 어떠한 종류의 키가 선택되었는가를 판별하는 회로수단이 필요하다.

이와 관련된 키스캔 IC는 예를들어 계산기의 경우 핀(Pin) 배열은 LCD 포트(Port), 키입출력(Key I/O)포트 등으로 구성된다. 이중 LCD 포트는 코먼(Common)신호의 멀티플랙싱 수와 드라이브할 세그먼트(Swgment)의 수에 의하여 결정된다. 그리고 키입출력 포트도 구성해야 할 키의 갯수에 따라서 거의 고정적이다. 예를 들어 25개의 키는 키입력핀 5개, 키출력핀 5개로 구성되는 것이 최적이지만 경우에 따라서 키입력핀 4개, 키출력핀 7개로 구성된다.

상기 키스캔 IC가 적용된 종래의 액정표시장치는 제1도에 나타낸 바와같이 키(K)를 연결함으로써 입력신호를 발생하게 되는 키매트릭스(2)와, 상기 키매트릭스(2)의 키입력신호(21) 및 키출력신호(22)가 각각 입·출력되고 키입력신호의 신호레벨을 감지하여 상기 키(K)의 연결여부를 판별하여 연결된 키(K)에 따른 세그먼트신호(VS) 및 코먼신호(VC)를 액정화면(3)에 인가하는 키스캔 IC(1)의 드라이브에 따라 연결된 키(K)에 따른 화면을 표시하는 액정화면(3)으로 구성된다.

제2도는 상기 키스캔 IC(1)내에 구성되는 종래의 키매트릭스(2)의 입력신호 판별회로의 회로도이다.

상기 키(K)는 상기 키스캔 IC(1)내에 구성되는 종래의 키매트릭스(2)의 입력신호 판별회로의 회로도이다.

상기 키(K)는 상기 키스캔 IC(1)내에 구성되는 종래의 키매트릭스(2)의 입력신호 판별회로의 회로도이다.

상기 키(K)는 상기 키스캔 IC(1)내에 구성되는 입력신호 감지회로(4) 및 출력신호 감지회로(5)에 연결되어 있다. 키(K)의 연결여부를 판단하게 하는 신호를 발생하는 상기 입력신호 감지회로(4)는 상기 키(K)에 패드(P1)를 통하여 풀업트랜지스터로서 PMOS 트랜지스터(P-MOS1)의 드레인과 연결되고 상기 PMOS 트랜지스터(P-MOS1)의 게이트는 접지상태로 있어 상기 PMOS 트랜지스터(P-MOS)의 드레인은 상기 키(K)가 연결되지 않은 상태에서는 하이레벨상태를 유지하도록 구성한다. 그리고 상기 PMOS 트랜지스터(P-MOS1)의 드레인은 인버터(I1),(I2)를 통하여 도면에 표시하지 않은 키스캔 IC(1)의 제어부쪽에 연결되도록 구성한다.

한편, 키매트릭스(2)를 구성하는 키(K)중 연결된 키(K)를 탐색하기 위한 신호를 출력하는 출력신호 감지회로(5)는 상기 키스캔 IC(1)내에 출력신호를 인버터(I3),(I4) 및 패드(P2)를 통하여 상기 키(K)에 인가하도록 구성된다.

그리고 상기 출력신호 감지회로(5)의 상기 인버터(I3)에 인가되는 신호는 키(K)가 연결되지 않았을 경우 로우레벨 상태가 유지되도록 구성된다.

이와 같이 구성된 종래의 키매트릭스의 입력신호 판별회로의 동작을 설명한다.

먼저, 키(K)가 연결되지 않은 상태에서는 풀업(Pull-up) 트랜지스터, 즉 PMOS 트랜지스터(P-MOS1)의 드레인은 하이레벨신호 상태를 유지한다. 상기 하이레벨신호는 인버터(I1),(I2)를 통하여 상기 키스캔 IC(1)에 하이레벨신호가 입력된다. 키스캔 IC(1)는 입력되는 신호를 감지하여 상기 키(K)가 연결되지 않았음을 인식하게 된다.

그리고 키(K)가 연결되었을 경우에는 상기 PMOS 트랜지스터(P-MOS)의 드레인은 상기 키가 연결됨에 따라 로우레벨 상태가 되고 상기 로우레벨신호는 인버터(I1),(I2)를 통하여 로우레벨 신호를 상기 인버터(I1),(I2)에 인가하여 상기 키스캔 IC(1) 키(K)가 연결되었음을 인지하게 되어 출력신호 감지회로에 어떠한 키(K)가 연결되었는가를 탐지할 수 있는 신호를 출력하게 된다.

이와같이 종래의 액정표시장치는 키매트릭스(2)를 구성하는 키(K)들중 어느 한 키(K)를 연결시, 상기 키스캔 IC(1)내에 설치되는 입력신호 감지회로(4)는 키(K)가 연결되었음을 알리는 신호를 발생하고, 상기 키스캔 IC(1)는 키(K)가 연결되었음을 감지하게 되고 이에 따라 출력신호 감지회로(5)을 통하여 어느 키(K)가 선택되었는가를 판단하는 제어신호를 상기 키매트릭스(2)에 인가한다.

따라서 상기 키스캔 IC(1)어느 키(K)가 연결되었는가를 판별하여 그에 따른 세그먼트신호(VS) 및 코먼신호(VS)를 액정호면에 인가하여 상기 액정화면은 연결된 키(K)에 따른 화면을 표시하게 된다.

상기에서 살펴본 종래의 키매트릭스의 입력신호 판별회로의 응용예에서도 알 수 있듯이 키스캔 IC의 칩사이즈를 줄이기 위한 한가지 방안으로는 LCD 포트(Port), 키입출력(Key I/O) 포트 등의 구성에 따라 필연적인 핀수를 줄일 필요가 있다. 그런데 키입출력 포트도 구성해야 할 키의 갯수에 따라서 거의 고정적이어서 이 핀에 의해 상기와 같은 종래의 시계 또는 계산기등에 사용되는 키스캔 IC의 소형화를 이룰 수 없다는 문제점이 있었다.

이 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 키스캔 IC에서 키 출력에 해당하는 신호를 세그먼트신호와 동일한 것으로 사용하여 키스캔 IC의 키 출력핀을 세그먼트 핀으로 대치하여 핀수를 줄일수 있도록 한 키매트릭스의 입력신호 판별회로를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 이 발명은 키가 연결되었는가를 판별하여 이에 따른 세그먼트신호 및 코먼신호를 액정화면에 인가하는 키스캔 IC를 구성하는 키매트릭스의 입력신호 판별회로에 있어서, 키 및 세그먼트신호 출력단자에 연결되어 상기 키의 연결시 상기 세그먼트 출력단자로 출력되는 세그먼트신호의 레벨을 변환시키는 레벨변환부와, 상기 레벨변환부의 출력파형을 정형하는 파형정형부와, 상기 파형정형부의 출력신호 및 상기 세그먼트신호를 조합하는 게이트 논리제어부와, 상기 세그먼트신호 및 키스캔 신호가 인가되고 멀티플렉터와, 상기 멀티플렉서의 출력을 파형정형하여 키에 인가하는 파형정형부로 구성되는 것을 특징으로 하는 키매트릭스의 입력신호 판별회로를 제공한다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예에 상세히 설명한다.

제3도는 이 발명에 따른 키매트릭스의 입력신호 판별장치의 응용예를 보인 액정표시장치의 블록도이다.

제3도에 나타낸 바와 같이 키(K)를 연결하여 입력신호를 발생하게 하는 키매트릭스(20)는 키스캔 IC(20)의 키입력 포트의 패드에 연결됨과 아울러 상기 키스캔 IC(10)의 세그먼트신호 출력단자(VS)과 연결된다. 도면부호 21은 키매트릭스(20)와 상기 키스캔 IC(10)의 키입력 포트 사이의 키입력신호라인이고, 도면부호 22는 키매트릭스(20)와 상기 키스캔 IC(10)의 세그먼트 출력 단자(VS) 사이의 키출력 신호라인이다.

상기 키스캔 IC(10)는 세그먼트신호 출력단자(VS)로 출력되는 세그먼트 신호 및 키매트릭스(20)를 구성하는 키(K)의 연결에 따른 신호레벨의 변동을 감지하여 키의 연결여부를 판단하고 키(K)의 연결시 어느키가 연결되는가를 판단하는 키스캔신호를 상기 세그먼트신호 출력단자(VS)를 통하여 키에 인가되도록 구성한다. 상기 키스캔신호는 후술된다. 그리고 상기 키스캔 IC(10)는 세그먼트신호 출력단자(VS)를 키매트릭스(20)에 연결하는 한편 액정화면(30)에 연결하여 상기 키(K)의 연결에 의하여 발생하는 입력신호에 따른 화면을 상기 액정화면(30)에 표시되게 구성한다.

상기 구성에서 알수 있듯이 이 발명은 종래의 키스캔 IC(10)의 키출력포트의 패드에 직접 키출력신호라인(22)이 연결된 구성에 비해 상기 키출력신호 라인(22)이 키스캔 IC(10)의 키출력 포트의 핀수를 4개 줄일 수 있는 구성으로 이루어져 있다.

핀수를 줄일 수 있는 구성과 관련한 이 발명에 따른 키매트릭스의 입력신호 판별회로의 회로도를 제4도에 나타내었다.

제4도의 구성은 세그먼트신호를 키출력신호를 사용할 경우의 키입력 포트의 로직 구성을 보여주고 잇다.

상기 키매트릭스(20)를 구성하는 키(K)의 연결여부에 따른 신호를 발생하는 입력신호 감지회로(40)는 상기 키(K)가 패드(P1)를 통하여 레벨변환부(6)에 연결되어, 상기 키(K)의 연결시 후단에 구성되는 출력신호 감지회로(5)에서 인가되는 세그먼트신호(VS)의 레벨을 변환시키도록 구성한다. 그리고 상기 레벨변환부(6)는 파형을 정형시키는 파형정형부(7)에 연결하여 구성하고 상기 입력신호 감지회로(4)는 파형정형부(7)의 정형된 신호 및 세그먼트 신호(VS)를 입력되는 신호를 조합하여 출력하는 게이트 논리제어부(8)에 인가하게 구성한다.

상기 레벨변환부(6)는 소스 및 드레인이 상호 접속됨과 동시에 게이트 또한 상호접속된 PMOS 트랜지스터(P-MOS2) 및 NMOS 트랜지스터(N-MOS1)를 구비하고, 상기 소스 및 드레인의 접속점에 패드(P1)를 통하여 키(K)가 연결되고 상기 게이트의 접속점에 패드(P1)를 통하여 키(K)가 연결되고 상기 게이트의 접속점에 세그먼트신호가 인가되게 구성된다.

상기 레벨변환부(6)의 출력파형을 정형하는 파형정형부(8)는 입력신호를 반전하게 하는 인버터(I5),(I6)로 구성한다. 상기 파형정형부(7)의 출력신호 및 상기 세그먼트신호(VS)를 조합하는 게이트 논리조합부(8)는 상기 파형정형부(7) 및 상기 세그먼트신호(VS)를 조합하는 배타적 노아게이트(EX-NOR1)를 입력신호를 반전하게 하는 인버터(17)에 연결하여 구성한다.

상기 키(K)에 세그먼트신호(VS) 및 키스캔신호(VP)를 인가하는 출력감지회로(5)는 인가되는 상기 세그먼트신호(VS) 및 키스캔신호(VP)를 제어신호(VP)에 선택적으로 출력하는 멀티플랙서(3)로 구성하고, 상기 멀티플랙서(3)는 상기 멀티플렉서(3)의 출력신호를 정형하는 파형정형부(11)에 연결하여 구성한다. 상기 파형정형부(11)는 인버터(I7),(I8)로 구성된다.

상기 파형정형부(11)의 신호는 패드(P2)를 통하여 상기 키(K)에 인가되도록 구성하여 키(K)가 연결됨에 따라 입력신호 감지회로(4)를 구성하는 레벨변환부(8)에 세그먼트신호(VS)를 인가하도록 구성한다.

이와같이 구성된 상기 키매트릭스의 입력신호 판별회로의 동작을 설명한다.

멀티플렉스(3)로 인가되는 신호(VS)는 세그먼트 신호로서 일정한 주기의 구형파를 나타낸다. 상기 플렉스(3)로 인가되는 또 다른 신호(VT)는 키가 연결되었음을 인식한 다음에 어느 키가 연결되었는가를 구별하기 위한 키스캔신호이다.다만, 제2도의 종래회로의 경우 상기 키스캔 신호는 키 연결의 인식 및 어느 키가 연결되었는가를 구별하는 역할로서 그 기능을 다하지만, 여기에서는 키의 연결여부 인식은 상기 세그먼트 신호(VS)로서 하고, 키의 판별은 키스캔신호(VT)로서 달리 진행하며, 상기 멀티플레스(3)에서 이를 신호(VS),(VT)의 선택은 컨트롤신호(VC)가 선택된다. 즉, 키연결이 인식되기전에는 세그먼트신호(VS)가 선택되고, 키가 인식된후 키스캔닝상태에는 키스캔신호(VT)가 선택된다.

먼저, 키(K)가 연결되지 않았을 경우에는 상기 키스캔 IC(10)의 세그먼트 신호 출력단자(VS)로 출력되는 세그먼트신호(VS)가 하이레벨상태로 레벨변환부(6)에 인가될 경우 상기 PMOS 트랜지스터(P-MOS2)는 오프상태가 되고 NMOS 트랜지스터(N-MOS1)는 온상태로 되어 상기 NMOS 트랜지스터(N-MOS1)의 드레인은 로우레벨 상태로 된다. 상기 로우레벨 상태의 신호는 파형정형부(7)를 통하여 파형정형된 후 게이트 논리제어부(8)의 배타적 노아게이트(EX-NOR1)에 로우레벨 상태로 인가된다. 이때, 상기 세그먼트신호(VS)는 하이레벨 상태이므로 배타적 노아게이트(EX-NOR1)는 로우레벨을 출력하고 상기 로우레벨신호는 인버터(I7)를 통하여 하이레벨상태로 상기 키스캔 IC에 인가하여 상기 키스캔 IC는 키(K)가 연결되지 않았음을 인식하게 된다.

그리고 키(K)가 연결되지 않았을 경우에는 상기 키스캔 IC에서 발생되는 세그먼트신호(VS)가 로우레벨상태로 상기 레벨변환부(6)에 인가될 때 상기 PMOS 트랜지스터(P-MOS2)는 온상태로 되고, 상기 NMOS 트랜지스터(N-MOS1)는 오프상태로 되어 상기 NMOS 트랜지스터(N-MOS1)의 드레인은 하이레벨 상태로 되고 상기 하이레벨 상태는 파형정형부(7)를 통하여 파형정형된 후 게이트 논리제어부(8)의 배타적 노아케이트(EX-NOR1)에 하이레벨 상태로 인가된다. 이때, 상기 세그먼트신호(VS)는 로우레벨상태이므로 배타적 노아게이트(EX-NOR1)는 로우레벨을 출력하고 상기 로우레벨 신호는 인버터(I7)를 통하여 하이레벨 상태로 상기 키스캔 IC(10)에 인가하여 상기 키스캔 IC(10)는 상기 키(K)가 연결되지 않았음을 인식하게 된다. 이때, 상기 키(K)는 연결되지 않은 상태이므로 출력신호 감지회로부(5)의 신호는 아무런 영향을 미치지 못하게 된다. 그러나 상기 키(K)가 연결되었을 때 상기 출력신호감지회로(5)의 제어신호(VT)는 멀티플렉서(3)에 세그먼트신호(VS)를 출력하게 핀 제어하여 상기 멀티플렉서(3)에서 출력된 세그먼트신호(VS)는 파형정형부(11)를 거쳐 입력신호 감지회로(4)의 레벨변환부(6)에 인가되게 된다.

상기 키(K)가 연결된 상태에서 상기 세그먼트신호(VS)가 하이레벨상태로 입력신호 감지회로(4) 및 출력신호 감지회로(5)에 인가되면 상기 출력감지회로(5)의 멀티플렉서(3)는 제어신호(VT)에 따라 상기 세그먼트신호(VS)를 출력하여 레벨변환부(6)에 하이레벨 상태를 인가하고 상기 입력신호 감지회로(4)에 인가된 하이레벨의 세그먼트 신호(VS)에 의하여 상기 PMOS 트랜지스터(P-MOS2)는 오프상태이고 상기 NMOS 트랜지스터(N-MOS1)는 온상태가 되어 상기 NMOS 트랜지스터(N-MOS1)의 드레인은 로우레벨 상태가 되어 있던 것이 키가 연결된 상태임으로 NMOS 트랜지스터(N-MOS1)과 파형정형부(11)의 회로(5)의 하이레벨 신호에 의하여 하이레벨 상태로 전환되고, 파형정형부(7)에 의하여 파형정형된 후 상기 배타적 노아 게이트(EX-NOR1)에 인가되고 이때 상기 세그먼트신호(VS)는 하이레벨이므로 상기 배타적 노아게이트(EX-NOR1)는 하이레벨상태를 출력하고 상기 하이레벨상태는 인버터(I7)에 의하여 반전되어 로우레벨 상태로 키스캔 IC(10)에 인가하여 상기 키스캔 IC(10)는 키(K)가 연결되었음을 인식하게 되고 상기 멀티플렉서(3)의 제어신호(VT)는 상리 멀티플레서(3)가 키스캔신호(VP)를 출력하게 하여 어느 키(K)가 연결되었는가를 탐색하게 된다.

이와 같이 이 발명은 키스캔 IC에서 출력되는 세그먼트신호를 이용하여 키의 연결여부 및 어느 키가 연결되었는가를 감지할 수 이＂t는 키입출력로직을 구성하여 탐색하에 종래의 키스캔 IC에 구성되는 키출력 포트의 핀수를 줄일 수 있게 된다. 따라서 상기 키스캔 IC의 소형화가 가능할 뿐 아니라 상기 키스캔 IC가 사용되는 PCB 기판의 제작이 용이하다.

Claims (3)

1. 키매트릭스(20)의 키 입력신호에 따라 키 입력신호의 유무 및 어떤 키(K)가 연결되었는가를 판별하여 이에 따른 세그먼트신호(VS) 및 코먼신호(VC)를 액정화면에 인가하는 키스캔 IC(10)를 구성하는 키내트릭스의 입력신호 판별회로에 있어서, 키(K) 및 세그먼트신호 출력단자(VS)에 연결되어 키(K)의 연결시상기 세그먼트 출력단자(VS)로 출력되는 세그먼트신호의 레벨을 변환시키는 레벨변환부(6)와, 상기 레벨변환부(6)의 출력파형을 정형하는 파형정형부(7)와, 상기 파형정형부(7)의 출력신호 및 상기 세그먼트신호를 조합하는 게이트 논리제어부(8)와, 상기 세그먼트신호 및 키스캔신호(VT)가 인가되고 제어신호(VC)에 따라 세그먼트 신호 또는 키스캔신호(VT)를 선택적으로 출력하는 멀티플랙서(3), 상기 멀티플랙서(3)의 출력을 파형정형하여 키(K)에 인가하는 파형 정형부(11)로 구성되는 것을 특징으로 하는 키매트릭스의 입력신호 판별회로.
2. 제1항에 있어서, 상기 레벨변환부(6)는 소수 및 드레인이 상호 접속됨과 동시에 게이트 또한 상호접속된 PMOS 트랜지스터(P-MOS2) 및 NMOS 트랜지스터(N-MOS1)를 구비하고, 상기 소스 및 드레인의 접속점에 키(K)가 연결되고 상기 게이트의 접속점에 세그먼트신호가 인가되게 구성되는 것을 특징으로 하는 키매트릭스의 입력신호 판별회로.
3. 제1항에 있어서, 상기 게이트 논리제어부(8)는, 상기 파형정형부(7)의 출력신호 및 상기 세그먼트신호를 조합하는 배타적 노아게이트(EX-NOR1)와, 상기 배타적 노아게이트(EX-NOR1)의 출력을 반전하는 인버터(17)로 구성되는 특징으로 하는 키매트릭스의 입력신호 판별회로.

Images