KR920009606B1 - 영상신호 레벨 제한회로 - Google Patents

영상신호 레벨 제한회로 Download PDF

Info

Publication number
KR920009606B1
KR920009606B1 KR1019890014202A KR890014202A KR920009606B1 KR 920009606 B1 KR920009606 B1 KR 920009606B1 KR 1019890014202 A KR1019890014202 A KR 1019890014202A KR 890014202 A KR890014202 A KR 890014202A KR 920009606 B1 KR920009606 B1 KR 920009606B1
Authority
KR
South Korea
Prior art keywords
data
level
signal
output
outputting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019890014202A
Other languages
English (en)
Other versions
KR910009051A (ko
Inventor
박영준
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890014202A priority Critical patent/KR920009606B1/ko
Publication of KR910009051A publication Critical patent/KR910009051A/ko
Application granted granted Critical
Publication of KR920009606B1 publication Critical patent/KR920009606B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

영상신호 레벨 제한회로
제1도는 일반적이 영상신호 표시장치의 회로도.
제2도는 디지탈신호 처리부를 갖는 영상신호 표시장치의 회로도.
제3도는 표준 NTSC 영상신호의 파형도.
제4도는 제2도중 디지탈신호 처리부에서 출력되는 윤곽보정된 파형도.
제5도는 본 발명에 따른 영상신호 레벨 제한회로도.
제6도는 본 발명에 따른 회로의 부분동작 파형도.
제7도는 본 발명에 따른 또다른 실시예의 회로도.
* 도면의 주요부분에 대한 부호의 설명
20 : 비교기 G1,G8,G9 : 오아게이트
SW : 데이터 셀렉터 G2 : 노아게이트
G4,G5,G6,G7 : 앤드게이트 G10 : 인버터
본 발명은 영상신호의 디지탈신호 처리중 영상신호 레벨 제한회로에 관한 것으로, 특히 ID(Improved Definition)-TV 및 ED(Extended Definition)-TV등에서 영상신호를 디지탈 신호 처리한 후 CRT등에 표시한 곳에서 동기신호를 보호해 주는 회로에 관한 것이다.
일반적인 영상신호 표시회로, 예를들면 아나로그 영상신호를 처리하는 TV 또는 모니터등의 구성은 제1도에서 도시한 바와 같이 휘도/칼라신호 분리부(1), 휘도신호 처리부(2), 칼라신호 처리부(3), 매트릭스(4)로 구성되어 입력되는 복합 영상신호(CV)로 부터 R(Red), G(Green), B(Blue)신호로 만드는 신호처리부(10)와; 동기분리부(5), 적분부(6), 미분부(7), 편향회로부(8), 편항 및 고압발생 회로부(9)로 구성되어 상기 복합영상신호(CV)로 부터 동기신호를 분리하여 수직, 수평 편향하는 동기분리 및 편향출력부(11)로 구성 되어있다.
그러나 제2도에서 도시한 바와 같이 디지탈 영상신호 처리를 행하는 영상신호 표시회로에 있어서는, 디지탈신호 처리부(12)에서 영상신호 처리후에 그 출력신호를 이용하여 다시 동기분리 및 편향출력부(15)를 통해 동기 분리를 행하는 경우가 발생된다. 특히 입력되는 신호가 NTSC방식의 복합 영상신호(CV)인 경우 15.75KHZ의 수평동기 주파수를 31.5KHZ의 수평 주파수로 변환하여 배밀도로 주사하도록 하는 영상 디지탈신호 처리장치가 사용되는 ID-TV, ED-TV 세트에서는 동기분리가 더욱 정확하게 행해져야 한다.
NTSC방식의 복합영상신호(CV)의 파형은 제3도에서 도시한 바와 같이 되어 있으며 0~100IRE에는 영상신호가 실리고, -40~OIRE에는 동기신호가 실린다.
그러므로 제1도와 같은 구성을 가지는 영상표시장치 내에 있는 통상의 동기분리 회로는 입력되는 복합영상 신호(CV)를 로우패스 필터링(Low Pass Filtering)을 하여 버스트(burst)신호를 제거한뒤 -40~OURE사이의 레벨을 정해 동기신호를 분리하도록 되어있다.
그러나 제2도와 같은 구성을 갖는 ID-TV, ED-TV등의 디지탈신호 처리부(12)에서는 화질향상을 위해 수평, 수직방향의 휘도신호의 윤곽보정을 행하는 것이 일반적이며, 상기와 같은 윤곽보정에 의해 디지탈 신호 처리부(12)로 부터는 제4도에 도시한 바와 같은 윤곽보정된 신호가 출력되게 된다.
상기 디지탈신호 처리부(12)에 입력되는 복합영상신호(CV)는 흑 레벨(Pedestal level)을 일정하게 유지하기 위해 흑 레벨(Pedestal level)(OIRE)을 제3도에서 도시한 바와 같이 통상 n비트 디지탈 데이터의 1/4이 되는 값으로 세팅한다. 즉 영상신호를 디지탈 처리하는 디지탈 비트의 수가 8비트(28:256레벨 혹은 256스텝)라면 흑 레벨을 2n-2(28-2)인 64레벨(혹은 64스텝)이 되는 값으로 세트한다.
상기 제4도와 같은 영상신호를 디지탈신호 처리후 제2도의 동기분리 및 편향출력부(15)의 입력으로 사용하면 동기 검출레벨 이하의 레벨을 가지는 제4도(A),(B) 부분의 신호 때문에 동기분리가 정확히 이루어지지 않는 경우가 발생한다.
그러므로 제4도는 (A),(B)부분과 같은 레벨의 데이터는 적정 레벨 이상의 데이터, 예를들면 동기검출 이상의 값인 64스텝 이상의 값을 갖는 디지탈 데이터 신호로 상기 디지탈신호 처리부(12)에서 미리 변화시켜 주어야 한다.
그러나 제2도와 같은 종래의 회로에서는 상기와 같은 영상신호의 레벨을 변환시켜 주지 않아 영상신호 데이터의 레벨이 페데스탈 레벨 이하로 내려와 동기분리시 에러가 발생되는 문제점이 있었다.
따라서 본 발명의 목적은 영상신호의 데이터를 특정 레벨 이상으로 제한하되 동기신호 부분은 제한하지 않도록 하여 영상신호의 동기분리를 용이하게 할 수 있는 영산신호 레벨 제한회로를 제공함에 있다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제5도는 본 발명에 따른 영상신호 레벨 제한 회로도로서, 소정 비트수의 디지탈 영상데이터(VS)와 미리 설정된 레벨 제한 신호(Level limit siganl)(LS)를 비교하여 제어신호(CS1)를 출력하는 비교기(20)와, 입력되는 상기 영상데이터(VS)를 출력하며, 스위칭 제어신호(CS2)의 입력에 응답 스위칭하여 상기 제한신호(LS)를 선택 출력하는 데이터 셀렉터(SW)와, 상기 비교기(20)로 부터 출력되는 제어신호(CS1)와 블랭킹 펄스(Blanking pulse)(BP)를 논리합하여 상기 데이터 셀렉터(SW)를 제어하는 스위칭 제어신호(CS2)를 발생하는 오아게이트(G1)로 구성한다.
이때 상기 제5도와 같은 회로는 제2도의 디지탈신호 처리부(12)의 최종 출력단에 접속되어 진다.
제6도는 본 발명에 따른 제5도의 동작을 설명하기 위한 부분 동작파형도로서, (a)는 입력 영상신호의 아날로그 파형이고, (b)는 블랭킹 펄스파형이다.
제7도는 본 발명에 따른 또다른 실시예의 회로도로서, 입력 영상데이터(VS1)가 미리 설정된 소정 레벨이상의 값이하 일 때에만 데이터 레벨 변환 제어 신호(K)를 출력하는 레벨변환 제어수단(30)과, 상기 레벨변환 제어수단(30)으로 부터 출력되는 데이터 레벨 변환 제어 신호(K)를 반전하여 반전된 데이터 레벨 변환 제어 신호(
Figure kpo00001
) 출력하는 인버터(G10)와, 상기 레벨 변환 제어수단(30)과 상기 인버터(G10)로 부터 출력되는 레벨 변환 제어 신호(K)(K')의 입력에 응답하여 상기 영상데이터(VS1)를 마리 설정된 소정 레벨 이상의 영상데이터로 변환하여 출력하는 데이터 레벨 변환 수단(40)으로 구성된다.
상기 구성중 레벨 변환 제어수단(30)은 영상데이터(VS1)의 데이터 비트 D5와 D6를 입력하여 논리 곱 출력하는 하나의 앤드게이트(G3)와, 상기 영상데이터(VS1)의 데이터 비트 D7D8과 상기 앤드게이트(G3)의 출력과 블랭킹 펄스(BP1)를 부 논리합하여 레벨 변환 제어신호(K)를 출력하는 노아게이트(G2)로 구성된다. 그리고 데이터 레벨 변환수단(40)은 상기 영상 데이터(VS1)의 데이터 비트D5D6를 각각의 하나의 단자로 입력하며 또 다른 단자로 상기 노아게이트(G2)의 출력을 입력하여 논리합 출력하는 두 개의 오아게으으(G8.G9)와, 상기 영상데이터(VS1)의 데이터 비트 D4~D1을 각각의 일측 단자로 입력하며 또 다른 단자로 상기 레벨 변환 제어신호(K)의 반전신호를 입력하여 논리곱 출력하는 다수의 앤드게이트(G4~G7)로 구성되어 진다.
상기 제7도에서 입력되는 영상데이터(VS1)와 블랭킹펄스(BP1)은 제6도의 영상데이터(VS)와 블랭킹펄스(BP)동일한 데이터 및 블랭킹펄스이나, 설명을 위하여 하첨자를 표기 하였다.
상술한 구성에 의거 본 발명을 제5도~제7도에 참조하여 상세히 설명한다.
지금 제2도에 도시된 디지탈신호 처리부(12)내에서 디지탈 신호처리가 끝난 제6a도의 영상데이터(VS)(n비트의 디지탈 데이터)가 제5도의 비교기(20)의 단자(A)로 입력되고 동기신호의 레벨을 보호하기 위해 사용자가 제6a도와 같이 선택(설정)한 레벨 제한신호(LS)의 데이터가 상기 비교기(20)의 단자(B)로 입력되면, 상기 비교기(20)는 상기 두 단자(A)(B)로 입력되는 두 신호를 비교하여 그 결과에 따른 결과 신호를 출력단자(A＞B)로 출력한다.
예를들어 상기 비교기(20)는 상기 두 입력신호중 상기 영상데이터(VS)가 미리 설정된 레벨 제한신호(LS)보다 낮은 부분에서 논리 ＂로우＂의 제어신호(CS1)를 출력하며, 영상데이터(VS)가 미리 설정된 레벨제한 신호(LS)보다 높은 부분에서는 논리 ＂하이＂의 제어신호(CS1)를 출력한다. 즉 상기 비교기(20)는 제6a도의 영상데이터(VS)가 레벨 제한신호(LS)보다 낮은 부분인 동기신호(SYNC)의 부분과 (VL1),(VL2)와 같은 부분에서 논리 ＂로우＂를 오아게이트(G1)의 일측 입력단자에 입력 시킨다.
상기 오아게이트(G1)는 상기 비교기(20)로 부터 출력되는 제어신호(CS1)와 제6b도와 같이 입력되는 블랭킹 펄스(BP)를 논리 합하여 출력한다. 따라서 상기 오아게이트(G1)는 상기 비교기(20)로 부터 출력되는 제어신호(CS1)와 제6b도와 같이 입력되는 블랭킹 펄스(BP)가 논리 ＂로우＂일때에만 논리 ＂로우＂의 스위칭 제어신호(CS2)를 데이터 셀렉터(SW)의 스위칭 제어신호로 입력 시킨다.
이때 상기 데이터 셀렉터(SW)는 상기 ＂로우＂의 스위칭 제어신호(CS2)의 입력에 응답 스위칭하여 레벨 제한신호(LS)를 선택 출력한다. 즉, 상기 데이터 셀렉터(SW)는 상기 ＂로우＂의 스위칭 제어신호(CS2)에 응답하여 사용자가 미리 설정한 제한신호(LS)의 데이터 레벨 값을 선택하여 최종 출력을 설정 제한신호(LS)의 데이터 레벨 이상으로 제한한다.
여기서 통상 영상데이터(VS)의 페데스탈 레벨은 전술한 바와 같이 n비트 디지탈 데이터 플 스캐일(Full Scale)의 약 1/4이므로 레벨제한신호(LS)의 데이터 레벨을 X라 하면 X는 n비트의 영상데이터(VS)에 대하여 하기식(1)과 같이 설정되어야 한다.
2n/4
Figure kpo00002
X
Figure kpo00003
X 0레벨 ……………………………………………………… (1)
그런데 제5도의 비교기(20) 및 데이터 셀렉터(SW)로는 제6a도에서의 동일부분인(SYNC)영역에서도 데이터를 제한하여 동기신호가 흐트러지므로 동기신호의 좌우를 포함한 부분에서는 데이터 제한을 해서는 안된다.
이를 위하여 오아게이트(G1)는 동기신호 입력기간과 동일하게 입력되는 제6b도와 같은 로직 ＂하이＂의 블랭킹펄스(BP)의 입력에 의해 동기신호 기간에는 논리 ＂하이＂의 스위칭 제어신호(CS2)를 데이터 셀렉터(SW)로 출력함으로써 상기 데이터 셀렉터(SW)는 동기신호가 입력되는 영상데이터(VS)의 구간에서는 상기 입력되는 영상데이터(VS)를 선택하여 출력하게 된다. 따라서 동기신호(SYNC)의 영상데이터(VS) 구간에서 상기 데이터 셀렉터(SW)는 상기 오아게이트(G1)의 출력에 의해 입력되는 영상데이터(VS)를 선택하여 출력함으로서 신호의 제한 없이 그대로 출력하게 된다.
통상 TV주변회로에서는 수평, 수직 귀선기간을 나타내는 제6b도와 같은 파형의 블랭킹펄스(Blanking Pulse)(BP)를 발생하는 부분이 있으며, 본 발명에서는 상기 신호를 이용하여 블랭킹 펄스(BP)가 액티베티(Activate)되며 오아게이트(G1)출력은 비교기(20)의 출력에 관계없이 ＂1＂이 되므로 이 신호에 의해 데이터 셀렉터(SW)는 영상데이터(VS)를 선택하여 출력한다.
따라서 제6a도와 같은 영상데이터(VS)중 동기신호(SYNC)가 포함되는 구간에서는 데이터 제한이 생기지 않게된다.
그러므로 상기 제5도와 같은 회로는 입력되는 영상데이터(VS)의 레벨이 사용자가 상기 식(1)과 같이 설정한 레벨제한신호(LS)보다 높은 경우에는 상기 영상 데이터(VS)를 그대로 출력하고, 상기 입력되는 영상데이터(VS)의 레벨이 상기 식(1)과 같이 설정된 레벨제한신호(LS)보다 낮은 경우에는 상기 레벨제한신호(LS)를 스위칭 선택하여 출력하게 됨으로써 디지탈 처리된 영상데이터로 부터 동기신호를 정확하게 분리할 수 있게 된다.
본 발명의 또 다른 실시예를 보면 제7도에 도시한 바와 같이 영상데이터(VS1)가 8비트(256레벨)이고 영상신호의 제한레벨이 48레벨(10진수의 값)일 때 8비트의 영상데이터(VS1)가 상기 제한 레벨 48레벨의 이하의 값으로 입력시 출력되는 데이터의 레벨을 적어도 상기 설정된 제한 레벨의 이하의 값으로 출력도록 변환할 수 있음을 알 수 있다.
제7도를 참조하여 본 발명에 따른 또 다른 실시예의 동작을 설명한다.
영상데이터(VS1)가 D1~D8의 8비트이고, 영상제한 레벨이 ＂48＂일때 노아게이트(G2)의 출력 K의 논리식을 구하면 드모르강 법칙에 의하여 하기식(2)와 같이 됨을 알 수 있다.
Figure kpo00004
=
Figure kpo00005
…………………………………………………… (2)
따라서 블랭킹펄스(BP1)가 논리 ＂1＂인 경우 (BP1)'이 ＂0＂이 됨으로 상기 노아게이트(G2)의 출력 K는 상기 식(2)에 의거 ＂0＂이 된다.
또한 상기 블랭킹펄스(BP1)가 ＂0＂인 상태에서
(1) D8이 ＂1＂이면,
Figure kpo00006
은 ＂0＂이므로 무조건 K는 ＂0＂
[(VS1
Figure kpo00007
128(10))]
(2) D7이 ＂1＂이면,
Figure kpo00008
은 ＂0＂이므로 K는 ＂0＂
[(VS1
Figure kpo00009
64(10))]
(3) D6ㆍD5가 ＂1＂이면, D6ㆍD5SMS ＂0＂이므로 무조건 K는 ＂0＂이 된다.
[(VS1
Figure kpo00010
48(10))]
따라서 상기 영상데이터(VS1)중 D8=＂0＂이고, D7=＂0＂이며, D6=＂1＂, D5=＂1＂이 아닌 숫자 즉, 입력 영상데이터(VS1)의 값이 0~47의 레벨까지는 상기 노아게이트(G2)로 부터 출력되는 레벨 변환 제어신호 K는 논리 ＂1＂로 출력된다. 상기에서는 블랭킹펄스(BP1)가 액티베이트(논리 ＂1＂)되지 않은 기간이다.
상기한 바와 같이 노아 게이트(G2)로 부터 출력되는 레벨 제한 제어신호 K가 ＂1＂로 되면 인버터(G10)의 출력
Figure kpo00011
=0이므로, 오아게이트(G8,G9)의 일 측 단자로는 논리 ＂1＂이 입력되고, 앤드게이트(G4~G7)의 일측 단자로는 논리 ＂0＂이 입력됨으로 상기 오아게이트(G8,G9)는 논리 ＂1＂을 출력하고, 앤드게이트(G4,G5,G6,G7)들은 논리 ＂0＂을 출력한다. 따라서, 출력 데이터는 D8=0, D7=0, D6=1, D5=1, D4=0, D3=0, D2=0, D1=0＂로 되어 입력 영상데이터(VS1)의 레벨이 48레벨 이하인 경우에는 상기 게이트들로 부터 출력되는 영상데이터의 출력레벨은 48(십진수)이상으로 변환되어 출력됨을 알 수 있다.
한편 입력 영상데이터(VS1)가 48~255사이의 데이터 레벨로 입력되거나, 블랭킹펄스(BP1)가 논리 ＂1＂인 경우에는 상기 노아게이트(G2)로 부터 출력되는 레벨 제한 제어신호 K는 ＂0＂로 되며, 상기 인버터(G10)의 출력 K는 ＂1＂이 됨으로써 입력 영상데이터(VS1)의 데이터 비트 D8~D1가 그대로 출력된다. 즉, 제한 데이터를 48로 고정(FIX)시킨 것과 동일한 기능을 갖는다.
따라서 입력 영상데이터(VS1)의 레벨이 앤드게이트(G3)와 노아게이트(G2)의 논리조합에 의해 미리 설정되어진 제한 레벨 보다 낮게 입력되면 미리 설정된 제한 레벨을 가지는 영상데이터의 레벨의 신호로 출력되고, 상기 설정된 제한레벨 보다 높게 입력되면 입력되는 영상데이터(VS1)가 그대로 출력됨을 알 수 있다.
상술한 바와 같이 본 발명은 ID-TV나 ED-TV등에서 영상신호를 디지탈신호 처리한 후 CRT등에 표시한 곳에서 디지탈신호 처리된 영상신호 중의 특정 레벨 이하의 데이터를 제거하여 동기분리를 행하는데 에러가 발생하지 않도록 하여 동기신호를 보호할 수 있어 제품의 품질을 향상시킬 수 있는 이점이 있다.

Claims (5)

  1. 입력 영상신호를 디지탈 처리하여 영상데이터(VS)를 출력하는 디지탈 신호처리부를 갖는 영상신호 표시장치에 있어서, 영상데이터(VS)와 미리 설정된 레벨 제한신호(LS)를 비교하여 상기 레벨 제한 신호(LS)가 상기 입력 영상데이터(VS)보다 더 클때 제어신호(CS1)를 출력하는 비교기(20)와, 상기 영상데이터(VS)와, 제한신호(LS)를 입력하며 스위칭 제어신호(CS2)의 입력에 응답하여 상기 제한신호(LS)를 선택 출력하는 데이터 셀렉터(SW)와, 상기 비교기(20)의 출력신호와 블랭킹펄스(BP)를 논리 연산하여 상기 데이터 셀렉터(SW)에 상기 스위칭 제어신호(CS2)를 게이팅 수단으로 구성함을 특징으로 하는 영상신호의 레벨 제한 회로.
  2. 제1항에 있어서, 입력 영상데이터(VS)의 레벨을 제한하는 제한신호(LS)의 레벨 X는 상기 영상데이터(VS)의 데이터 비트 n에 대하여 하기 식에 의해 설정되어 짐을 특징으로 하는 영상신호 레벨 제한 회로.
    2n/4
    Figure kpo00012
    x
    Figure kpo00013
    0
  3. 입력 영상신호를 디지탈 처리하여 영상데이터(VS1)를 출력하는 디지탈 신호처리부를 갖는 영상신호 표시장치에 있어서, 입력 영상데이터(VS1)을 논리 조합하여 상기 영상데이터(VS1)가 미리설정된 소정 레벨 이상의 값 이하일 때에만 데이터 레벨 변환 제어 신호(K)를 출력하는 레벨변환 제어수단(30)과, 상기 레벨변환 제어수단(30)으로 부터 출력되는 데이터 레벨 변환 제어 신호(
    Figure kpo00014
    )를 출력하는 레벨변환 제어수단(30)과, 상기 레벨 변화 제어수단(30)으로 부터 출력되는 데에터 레벨 변환 제어 신호(
    Figure kpo00015
    )를 반전하여 반전된 데이터 레벨 변환 제어신호(K) 출력하는 인버터(G10)와, 상기 레벨 변환 제어수단(30)과 상기 인버터(G10)로 부터 출력되는 레벨 변환 제어신호(K)(
    Figure kpo00016
    )의 입력에 응답하여 상기 영상데이터(VS1)를 미리 설정된 소정 레벨 이상의 영상데이터로 변환하여 출력하는 데이터 레벨변환 수단(40)으로 구성함을 특징으로 하느 영상신호의 레벨 제한 회로.
  4. 제3항에 있어서, 상기 레벨 변환 제어수단(30)은 8비트로 구성된 상기 영상데이터(VS1)의 데이터 비트 D5와 D6를 입력하여 논리곱 출력하는 하나의 앤드게이트(G3)와, 상기 영상데이터(VS1)의 데이터 비트 D7와 D8과 상기 앤드게이트(G3)의 출력과 블랭킹펄스(BP1)를 부 논리합하여 레벨 변환 제어신호(K)를 출력하는 노아게이트(G2)로 구성함을 특징으로 하는 영상신호의 레벨 제한 회로.
  5. 제4항에 있어서, 상기 데이터 레벨 변환 수단(40)은 상기 영상데이터(VS1)의 데이터 비트 D5와 D6를 각각의 하나의 단자로 입력하며 또 다른 단자로 상기 노아게이트(G2)의 출력을 입력하여 논리합 출력하는 두 개의 오아게이트(G8,G9)와, 상기 영상데이터(VS1)의 데이터 비트 D4~D1을 각각의 일측 단자로 입력하며 또 다른 단자로 상기 인버터(G10)로 부터 출력되는 반전된 레벨변환 제어신호(
    Figure kpo00017
    )를 입력하여 논리곱 출력하는 다수의 앤드게이트(G4~G7)로 구성함으로 특징으로 하는 영상신호의 레벨 제한 회로.
KR1019890014202A 1989-10-04 1989-10-04 영상신호 레벨 제한회로 Expired KR920009606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890014202A KR920009606B1 (ko) 1989-10-04 1989-10-04 영상신호 레벨 제한회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890014202A KR920009606B1 (ko) 1989-10-04 1989-10-04 영상신호 레벨 제한회로

Publications (2)

Publication Number Publication Date
KR910009051A KR910009051A (ko) 1991-05-31
KR920009606B1 true KR920009606B1 (ko) 1992-10-21

Family

ID=19290407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014202A Expired KR920009606B1 (ko) 1989-10-04 1989-10-04 영상신호 레벨 제한회로

Country Status (1)

Country Link
KR (1) KR920009606B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960040364A (ko) * 1995-05-16 1996-12-17 유충식 토라인(taurine)과 페넴 또는 카바페넴 유도체를 함유하는 의약조성물

Also Published As

Publication number Publication date
KR910009051A (ko) 1991-05-31

Similar Documents

Publication Publication Date Title
CA1235537A (en) Digital display system
US6081297A (en) MPEG-2 encoder pre-processor for processing SDTV video and HDTV split picture video
US4388639A (en) Color control circuit for teletext-type decoder
KR100332329B1 (ko) 영상신호변환장치
US4518984A (en) Device for flicker-free reproduction of television pictures and text and graphics pages
KR920009606B1 (ko) 영상신호 레벨 제한회로
JP3304427B2 (ja) カラー画像の色ずれ補正装置
US4686561A (en) Vertical detail information restoration circuit
US7679629B2 (en) Methods and systems for constraining a video signal
KR100441504B1 (ko) 주화면 및 부화면의 콤포지트신호 및 콤포넌트신호를 각각디지털신호로 변환할 수 있는 영상신호 복원장치
KR100480569B1 (ko) 다기능 비디오 디코더
JP2969408B2 (ja) 映像表示装置
US20050117059A1 (en) Video-processing apparatus
JPS6118285A (ja) 輝度信号色信号分離フイルタ
JP2910883B2 (ja) 映像信号処理装置
KR100436765B1 (ko) 디지털 비디오 시스템의 신호처리장치 및 방법
KR100262367B1 (ko) 티브이수상기의문자정보윤곽보정장치및방법
JP2667599B2 (ja) 多画面表示機能付テレビジョン受像機
JPH0410794A (ja) 画質補正回路
JP2654965B2 (ja) 高品位テレビジョン受像機
JPH10187104A (ja) 画像表示装置の信号調整回路
KR200162300Y1 (ko) 표시 장치의 동기 신호 발생 장치
JPH04192778A (ja) テレビジョン信号変換方法
JP2609937B2 (ja) 高画質化ｔｖ信号／ｔｖ信号コンバータ
KR100594201B1 (ko) 잡음 제거 기능을 갖는 디지탈 비디오 디코딩장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19891004

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19891004

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19920325

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19920627

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19920922

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930127

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19950927

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19960924

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19961230

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970826

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19970829

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20000929

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20010928

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20020930

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20030929

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee