KR920008660B1 - 3중레벨 사성펄스 인코더장치 - Google Patents

Abstract

내용 없음.

Description

3중레벨 사성펄스 인코더장치

제1도는 본 발명의 실시예인 3중레벨 사성펄스(Sandcatle pulse) 인코더를 포함하는 칼라텔레비젼 수상기의 부분적인 개략도.

제2도는 제1도의 장치에서 키 전원(keyed voltage source) 기능을 수행하도록 이용된 장치의 개략도.

제3도는 제1도 장치의 작동을 설명하는데 도움이 되는 파형을 나타내는 도면.

* 도면의 주요부분에 대한 부호의 설명

11 : 휘도/색도처리회로 12 내지 14 : 키네스코프 구동기

15 : 칼라 키네스코프 16R, 16G, 16B : 캐소드전극

17 : 제어그리드 18 : 자동 키네스코프 바이어스 제어회로

20 : NPN형 트랜지스터 33 : 전원

34 : AKB 제어간격 펄스소스 40 : PNP형 트랜지스터

50 : 다중 에미터 트랜지스터 54 : 에미터 플로워 트랜지스터

61, 62 : 전압구동기저항 64 : 캐패시터

본 발명은 이른바 ＂사성＂형태의 다중레벨 펄스열을 형성하는 인코더장치에 관한 것이며, 특히 3중레벨형태의 사성펄스 인코더에 관한 것이다.

서로 다른 타이밍 조건을 가진 다수의 키잉(keying)기능이 공통집적회로내의 실행도에 의존되는 곳에서, 단자카운트의 절약은 집적회로의 단일 입력단자에 전달되는 합성 다중레벨 키잉파형을 외부적으로 형성하고, 전달된 합성파형(사성윤곽을 가진 것으로 볼 수 있는)으로부터 다른 타이밍의 각 키잉파를 추출하는 레벨-감지 디코더회로를 집적회로내에 포함시켜서 실현될 수 있다.

2가지 다른 레벨(기본레벨이상)의 펄스성분을 가진 사성펄스열을 만드는데 적당한 인코더 회로의 예가 미합중국 특허 제4,313,130호에 공지되어 있다. 상기 인코더에 의해 발생된 형태의 2중레벨 사성펄스의 펄스성분을 분리하는데 적합한 디코더회로의 예가 ＂소비자 전자공학지＂(1980년 11호 CE 26권, 엘하우드저)의 IEEE 트랜스액션 693 내지 706페이지상에 ＂집적된 NTSC 색도/휘도처리기＂란 명칭으로 공지되어 있다.

상기 기술된 디코더에 있어서, 칼라텔레비젼 수상기의 휘도/색도신호 처리회로에 사용되기 적합한 귀선소거파형과 버스트 게이팅파형은 2중레벨 사성펄스로부터 각각 분리된다. 2중레벨 사성펄스는 소정의 귀선소거가 이루어졌을 때 순환주기의 시작부분과 최종부분동안 제1레벨을 나타내며, 순환주기의 중간부분(백포치)동안에는 보다 높은 제2레벨을 나타내고 버스트 게이팅 기능이 실행되는 동안 중간부분은 타이밍이 순환간격과 일치한다. 이와 같은 사성펄스용도의 예에 있어서, 실행될 키잉기능은 각 버스트 게이팅 주기를 통한 연속적인 귀선소거와 중첩이 된다. 칼라 키네스코프의 바이어스를 자동제어하는 장치 포함하는 형태의 칼라 텔레비젼 수상기에서, 중첩기능과 마찬가지로 비중첩을 포함하는 키잉기능의 셋트는 1983년 12월 14일 알, 샌리가 출원한 명칭 ＂휘도/색도신호 처리회로를 위한 제어회로＂인 미합중국 특허출원 제561,176호에 설명된 바와 같이 수상기의 휘도/색도신호 처리회로와 연관된 것이다.

칼라텔레비젼 수상기에서 칼라 키네스코프 바이어스의 자동제어를 위한 도식적인 장치는 힌이 출원한 미합중국 특허 제4,263,622호에 기술되어 있다. 힌의 장치에서, 각 수직귀선소거 간격내의 몇 개의 연속적인 라인간격의 힌 주기를 갖는 제어주기는 기준신호조건하의 전자총에 의해 발생된 블랙레벨전류를 모니터하고, 소정의 전류레벨로부터의 이탈을 검색하며, 바람직하지 못한 이탈을 저지하기 위해 전자총 바이어스의 재조정을 위해 제공된다. 제어주기 부분동안, 칼라 키네스코프 그리드는 도전 강화 펄스를 수신하며, 바이어스 제어신호는 그리드 펄스에 의해 발생된 캐소드 전류레벨에서 변화를 나타내도록 유도된 정보에 근거를 둔다. 칼라 키네스코프의 3개 전자총 가운데서 적당한 바이어스관계의 유지를 위한 상술된 힌의 방법을 사용한 시스템은 미합중국 특허 제4,484,228호(피.파크 출원)에 기술되어 있다.

힌과 파크의 특허구조에 의한 실시예에 따른 자동 키네스코프 바이어스(이하 AKB라 칭함)제어의 양호한 사용을 위해, 순환 키네스코프 바이어스에 주기적으로 방해하는 시간 주기동안, 처리신호정보를 칼라 키네스코프에 전달하는 휘도/색도신호 처리회로는 상술된 샌리의 출원에서 키네스코프 바이어스 제어시간동안 전류모니터 및 바이어스 조정기능의 방해 또는 혼선을 피하기 위해 몇가지 적당한 보완이 필요로 한다.

순환 키네스코프 바이어스 제어간격을 식별하는 타이밍 정보를 단일 칩 입력단자에 전달하기 위해, 상기 논의된 2중레벨 사성펄스에 의해 전달되는 타이밍 정보에 추가하여, 3중레벨 형태의 사성펄스 즉 각 펄스성분에 대해 3가지 다른 레벨(기준레벨이상)을 가진 사성펄스를 발생하는 인코더장치를 사용하는 것이 고려되어야 할 것이다.

본 발명의 원리에 있어서, 제어간격의 타이밍 표시는 사성펄스열의 중첩펄스성분과 연관된 저전압 레벨과 고전압레벨 사이에서 강하되는 중간전압레벨과 연관된다. 3중 사성펄스로부터 제어간격 타이밍 정보의 재생작용을 하는 인코더장치의 설계조건을 간단하게 하도록 하기 위해, 인코더장치는 순환제어 간격동안 사성펄스 이탈이 중간전압레벨로부터 벗어나지 않도록 장치되어 있다.

본 발명의 도식적인 실시예에 따른 3중레벨 사성펄스 인코더는 단일레벨의 제1열 펄소스(예, 귀선소거목적에 적당한 라인과 필드비율펄스)와, 제2열 각 펄스가 적당한 시기에 상기 제1열의 펄스부분과 중첩되는 단일레벨 펄스의 제2열소스(예, 버스트 게이팅 목적을 위해 적당한 ＂백포치＂타이밍을 가진 라인비율펄스)와 순환제어간격과 일치되도록 시간을 맞추는 단일 레벨 펄스의 제3열 소스(예, 키네스코프 바이어스 제어 간격과 일치하는 필드비율펄스)를 포함한다.

제1펄스열과 제2펄스열의 소스에 결합된 수단이 제공되어, 제1펄스열과 제2펄스열의 중첩주기동안 제1전압레벨을 나타내는 2중레벨펄스의 열과, 나머지 부분동안 즉 제1열의 펄스 비중첩부분동안, 조금 낮은 제2전압레벨을 나타내는 2중펄스의 열을 제1단자에서 발생하게 한다. 저항은 제1단자와 제2단자를 상호연결한다. 제3펄스열의 소스에 결합된 키수단은 순환제어 간격동안 제2단자에서 제1전압레벨과 제2전압레벨의 중간인 제3레벨의 전압을 발생하도록 제공된다. 키전압 발생수단은 제어간격동안 상호연결저항에 의해 나타난 임피던스보다 충분히 낮은 출력임피던스를 나타낸다. 그러나, 연속적인 제어간격중의 하나가 방해하는 주기동안, 전압발생수단은 실행불능케 되고 저항에 의해 나타난 임피던스보다 충분히 높은 출력임피던스를 나타낸다.

제어간격동안 발생된 임피던스 단계로 인하여 제2단자에서의 전위는 중간전압레벨에 고정되며 제어간격동안 제1단자에서 2중레벨펄스의 이탈과는 별개의 것이다. 이와 비교하여 방해주기동안 발생된 임피던스 차이로 인해 제2단자에서 전위는 방해주기동안 제1단자에서 신호이탈을 추적하기 위해 0상태로이다.

제1도에서 칼라 텔레비젼 수상기에 의해 수신된 합성비데오신호의 휘도신호성분은 휘도신호 입력단자(L)에서 나타나며, 반면 동반되는 색도신호 성분은 색도신호 입력단자(C)에서 나타난다. 단자(L·C)에서 나타나는 각 신호는 예를들어 미합중국 특허 제4,096,516호에 공지된 형태의 콤필터(comb filter)장치의 휘도 및 색도신호출력을 구비한다.

단자(L·C)에서 나타나는 신호는 휘도/색도 처리회로(11)에 입력으로 공급되어, 수신된 신호성분으로부터 출력단자(R, B, G)에서 적, 청 및 녹칼라 신호의 셋트가 수상기에서 발생되도록 이용된다.

3칼라신호에 응답하여 칼라영상표시는 각각 활성화되는 캐소드전극(16R, 16B, 16G)과 공통적으로 활성화되는 제어그리드구조(17)를 구비하는 전자총 조립체를 포함하는 칼라 키네스코프(15)의 표시스크린에서 이루어진다. 표시된 칼라영상의 적색농도는 키네스코프 구동기(12)의 출력에 의해 구동되는 캐소드(16R)로부터 방출되는 전자빔의 강도에 의해 결정된다. 표시된 칼라 영상의 청색농도는 키네스코프 구동기(13)의 출력에 의해 구동되는 캐소드(16B)로부터 방출되는 전자빔의 강도에 의해 결정된다. 표시된 칼라영상의 녹색농도는 키네스코프 구동기(14)의 출력에 의해 구동되는 캐소드(16G)로부터 방출되는 전자빔의 강도에 의해 결정된다.

제1도의 장치는 계류중인 파크특허출원에서 기술된 소정의 방식으로 작동하는 AKB 제어회로(18)를 포함한다. 그래서 제어회로(18)는 각 키네스코프 바이어스 제어간격의 규정된 부분동안, (상기 간격은 수신된 신호의 각 수직귀선소거간격의 후동기부분동안 7라인주기를 갖는다) 키네스코프 제어 그리드구조(17)에 빔도전강화펄스를 제공하는 수단을 포함한다. 바이어스 제어회로(18)는 각 구동기(12, 13, 14)로부터 발생된 입력에 응답하여 그리드 펄스발생에 의해 유발된 빔전류 변화를 감지하여 각 DC 출력을 발생하고 구동기 출력에 직렬 결합된 각 키네스코프 캐소드(16R, 16B, 16G)의 바이어스를 적당히 제어하기 위해 각 구동기(12, 13, 14)에 인가한다.

휘도/색도신호 처리회로(11)에 의해 실행된 다수의 기능은 공통 칩상에서 집적회로형태의 회로에 의해 실행된다. 많은 종래 제어목적을 위해 즉 버스트 게이팅과 귀선소거를 위해, 적당한 타이밍정보를 온-칩회로에 공급하는 것이 필요하다. 또한 전술한 샌리출원에서 설명된 바와 같이, 바이어스제어회로(18)에 의해 수행되는 바이어스제어작동의 완전성을 보호하기 위해서 순환 키네스코프 바이어스 제어간격과 일치되도록 시간이 조정된 휘도/색도신호 처리회로(11)의 조정을 필요로 한다. 그래서 부가적인 타이밍 정보가 온-칩회로에 전달되기 위해 필요하다.

본 발명에 있어서, 전술한 특성인 타이밍 정보의 공급은 휘도/색도신호 처리회로(11)의 입력단자(SC)에 3중레벨형태의 사성펄스열의 공급을 통해 이루어진다. 단자(SC)는 휘도/색도신호 처리회로가 구체화 되는데 따라 집적회로의 인터페이스 단자를 구비한다. 1983년 12월 14일자 엘 하우즈등이 출원한 미합중국 특허출원 제561,331호의 ＂3중레벨 사성펄스 디코더＂에서 휘도/색도신호 처리회로와 동일한 집적회로상에서 실행될 수 있고 3중레벨 사성펄스가 단자(SC)에 전달되는데 응답하여 여러 가지 처리회로 제어기능을 위한 적절한 키이파형을 발생하는데 사용될 수 있는 레벨감지 디코더 회로에 관해 공지되어 있다.

제1도의 회로는 에미터 전극이 작동전위를 공급하는 접지된 음단자에 직접 연결된 제1 및 제2 NPN형 트랜지스터(20, 22)를 포함한다. 트랜지스터(20, 22)의 콜렉터 전극은 각 저항(21, 24)을 통해 저항(25)에 의해 작동전위공급부의 양단자(+Vs)에 연결되는 단자(P)와 결합되어 있다. 제3도의 곡선(rb)은 트랜지스터(20)의 베이스전극에 인가된 단일 레벨 부방향 귀선소거 펄스의 파형열을 도시하며, 반면 제3도의 곡선(bg)는 트랜지스터(22)의 베이스전극에 인가된 단일레벨 부방향 버스트 게이팅 펄스의 파형열을 도시한다.

귀선소거 파형(rb)은 필드비율에서 순환하는 넓은 펄스성분을 포함하여 칼라 키네스코프의 빔의 수직 귀선 순환주기를 포함한다. 그리고 상기 파형 라인 비율에서 순환하는 좁은 펄스성분을 포함하여, 수직귀선소거간격의 외부에 놓여 있는 빔의 수평귀선 소거주기를 포함한다. 귀선소거파형(rb)은 시청자의 수직 및 수평편향회로(도시하지 않았음)로부터 유도되어 적당히 시가조절된 신호부에서 종래의 양식으로 발생될 수 있다.

버스트 게이팅 파형(bg)은 수신된 신호의 재순환 라인간격의 수평귀선소거 백포치 부분과 일치되도록 시간이 조절된 수평귀선소거펄스성분보다 폭이 좁은 펄스성분을 포함한다. 버스트 게이팅 파형(bg)을 나타내는 회로는 미합중국 특허출원 제527,889호에 공지되어 있다.

트랜지스터(20)의 베이스전극에서 부방향 귀선소거 펄스성분이 나타나는 동안, 트랜지스터(20)는 오프된다. 연속적인 귀선소거 펄스성분을 방해하는 주기동안, 트랜지스터(20)는 양호하게 도전된다. 트랜지스터(22)의 베이스전극에서 부방향 버스트 게이팅 펄스성분이 나타나는 동안 트랜지스터(22)는 오프된다. 연속적인 버스트 게이팅 펄스성분을 방해하는 주기동안, 트랜지스터(22)는 양호하게 도전된다.

전술한 작동의 결과로 인해, 2중레벨형태의 사성펄스열은 단자(P)에서 나타난다. 파형(rb, rg)의 베이스레벨이 일치되는 주기동안(예, 활성라인 간격의 소인부분), 트랜지스터(20, 22)는 동시에 도전된다. 상기와 같은 조건하에서 제1전압분할기는 작동전위 공급부와 교차하여 형성되며, 병렬연결된 저항(21, 24)과 직렬로 된 저항(25)을 구비한다. 상기 제1전압분할기의 전압분할비율은 비교적 낮은 정전위로 단자(P)에서 2중레벨 사성펄스열을 위해 기본 레벨을 설정하게 하는 정도의 비율이다.

파형(bg)의 버스트 게이팅 펄스성분의 발생과 일치하지 않는 파형(rb)의 각 귀선소거 펄스성분의 상기부분이 발생하는 동안, 트랜지스터(20)는 오프되고 반면 트랜지스터(22)는 도전상태가 계속된다. 상기와 같은 조건하에서, 저항(21)은 열린 회로가 되며, 제2전압분활기는 작동전위 공급부와 교차되어 형성되며, 단지 저항(24)과 직렬상태인 저항(25) 제2전압분할기의 전압분할비율은 전술한 기준레벨 이상의 정으로 단자(P)에서 전위를 상승시킬 수 있는 정도의 비율이다.

파형(bg)의 버스트 게이팅 펄스성분 발생동안 (파형(rb)의 귀선소거 펄스성분의 부분발생과 항상 일치하는), 트랜지스터(20, 22)는 동시에 오프된다. 상기와 같은 조건하에서, 저항(21, 24)는 둘다 개방회로 상태이며, 단자(P)에서 전위는 제1펄스레벨이상이거나 공급단자(Vs)의 전위와 비슷한 제2펄스레벨로 상승한다.

제1도의 장치는 또한 AKB 제어간격 펄스소스(34)를 포함한다. 펄스소스(34)는 시청자등기분리기(도시하지 않았음)에 의해, 종래의 방식으로 수신된 신호로부터 유도되어 상기 소스(34)의 H 및 V 입력단자에 전달되는 수평동기펄스와 수직동기펄스에 응답하는 역할을 하며, 출력단자(A)에서 제3도의 파형(a)에서 도시된 바와 같이 단일레벨형태의 부방향 AKB 제어간격 타이밍 펄스열을 발생한다. AKB 제어 간격 타이밍파형(a)는 필드비율에서 순환하는 펄스성분을 구비하며, 수신된 신호의 각 수직귀선소거간격의 후등기 부분동안 발생되는 7라인간격동안의 주기를 포함하도록 시간조정이 되어 있다. 파형(a)의 발생용에 적당한 논리장치는 예를들어 전술된 파크의 특허에 공지되어 있다.

단자(A)에서 나타난 펄스소스(34)의 타이밍 펄스열 출력은 키잉파 입력으로 키된 저임피던스전압소스(33)에 공급된다. 전원(33)의 출력은 저항(30)에 의해 전술된 단자(P)에 연결된 단자(J)에서 나타난다. 저항(30)은 캐패시터(31)에 의해 선트가 된다. 전원(33)은 파형(a)의 순환펄스성분에 의해 규정되는 키잉 간격동안 전술된 제1 및 제2 펄스레벨의 중간레벨인 출력전위를 발생하도록 구성되어 있으며, 상기 출력전압 발생동안 저항(30)에 의해 나타나는 임피던스보다 충분히 낮은 출력임피던스를 나타난다. 그결과 단자(J)는 상기 각 키잉간격을 통해 상기 중간전압레벨에 효과적으로 클램프되며, 단자(J)에서 전위는 키잉간격동안 단자(P)에서 발생되는 전압이탈과 독립적이다. 전압소스(33)는 파형(a)의 연속적인 펄스성분 방해주기동안 상기 소스의 출력이 효과적으로 개방회로를 만들며, 그래서 상기 전원(33)은 상기 방해주기동안 저항(30)에 의해 나타나는 임피던스보다 상당히 높은 출력임피던스를 나타낸다. 따라서 단자(J)에서 전위는 단자(P)에서 전압이탈을 감지하기 위해 0상태로 된다. 키된 저임피던스 전원(33)의 기능을 실행하는데 적합한 회로의 예가 제2도(이하기에서 기술됨)에 나타나 있으며 필만이 1983년 12월 14일자 출원한 미합중국 특허출원 제556,334호인 ＂키된 저임피던스 전압소스＂와 같은 것이 있다.

전술한 키된 저임피던스 전원(33)과 같이 단자(J)에서 소정의 3중 레벨형태의 사성펄스열이 존재한다. 상기 사성펄스열은 저항(32)을 통해 휘도/색도신호처리 IC의 입력단자(SC)에 전달된다. 제3도의 곡선(SC)은 전달된 3중레벨 사성펄스의 파형을 도시한다.

파형(SC)에서와 같이 3중레벨 사성펄스열은 파형(a)의 각 펄스성분에 의해 규정된 AKB 제어간격을 통해서 중간펄스레벨(V_AK)을 나타낸다. AKB 제어간격 외부주기동안, 3중레벨 사성펄스열은 기본레벨(V_B) 및 V_B와 V_AK의 중간인 귀선소거펄스레벨과, V_AK보다 정인 버스트 게이팅 펄스레벨(V_BG)사이에서 적당히 시간조절된 전압이탈을 나타낸다.

제1도의 키된 저임피던스 전원(33)은 각 키잉간격동안 상기 소스(33)에 의해 발생되는 출력전압을 결정하는 기준전압입력을 가진 입력을 기준레벨 입력단자(RL)에서 수신하도록 양호하게 구성되어 있다. 바람직하게 단자(RL)에 전달된 기준전압입력은 1983년 12월 14일 제이 헤티그가 출원한 미합중국 특허출원 제561,330호인 ＂3중레벨 사성펄스 인코딩/디코딩 시스템＂에서 상세히 기술된 바와 같이 트랙킹 장점과, 온-칩 사성펄스 디코더에서 이용된 다수의 비교기용 기준전압을 발생하는데 사용된 직류공급부에 교차결합된 전압분할기를 가진 직류공급부에 교차결합된 전압분할기로부터 유도되어진다. 상기 출원에서 설명된 바와 같이 단자(+Vs)와 단자(P)에서 2중레벨 사성펄스열의 발생과 연관된 직류 공급부는 상기 출원에서 설명된 바와 같이 기준전압 발생에 사용되는 직류공급부와 동일한 것으로 될 수 있을 것이다.

제2도에서 도시된 바와 같이 키전원(33)의 기준레벨 입력단자(RL)에 전달되는 기준전압은 공급단자(+Vs)와 접지사이에서 직렬로 연결된 한쌍의 전압 분할기 저항(61, 62)의 접점으로부터 유도되어진다. 필터 캐패시터(64)는 분할기 저항(62)을 선트시킨다.

입력단자(RL)는 콜렉터 전극이 접지된 PNP형 트랜지스터(40)의 베이스전극에 직접 연결되어 있다. 트랜지스터(40)의 에미터전극은 제1다이오드 연결 NPN형 트랜지스터(41)의 에미터전극에 연결되어 있다. 트랜지스터(41)의 베이스전극과 콜렉터 전극의 접점은 직접 제2다이오드 연결 트랜지스터(42)의 에미터 전극에 연결되어 있다. 트랜지스터(42) 베이스전극과 콜렉터전극의 접점은 저항(43)을 통해 연관된 단자(+Vs)와 다른 작동 전압 공급부 정단자(+Vcc)에 연결되어 있다.

저항(43)을 통해 공급된 전류는 트랜지스터(40, 41, 42)의 베이스-에미터 접합부를 순방향 바이어스시키며 따라서 단자(R')에서 전위를 발생시킨다. 상기 단자는 순방향 바이어스된 베이스-에미터 접합부에 의해 나타난 옵셋전위(Vbe)의 3배크기가 같은 전압(3Vbe)에 의해 단자(RL)에서 기준전압으로부터 정방향으로 옵셋된다.

단자(R')는 공급단자(+Vcc)에 직접 연결된 콜렉터전극을 가지며, 에미터-플로어로 배치된 NPN형 트랜지스터(44)의 베이스 전극에 직접 연결되어 있다. 콜렉터 전극이 트랜지스터(44)의 에미터 전극에 직접 연결되어 있고, 에미터 전극이 접지된 NPN형 트랜지스터는 에미터-플로워 트랜지스터(44)를 위한 전류소스의 역할을 한다. 전류소스 트랜지스터(47)에 의해 발생된 전류는 전원공급단자(+Vcc)와 트랜지스터(47)의 베이스전극 사이에 연결된 저항(45)을 구비하는 바이어스 회로에 의해 결정되며 트랜지스터(47)의 베이스-에미터 통로를 션트시키는 다이오드 연결 NPN형 트랜지스터(47)의 베이스전극에 직접 연결되어 에미터 전극은 접지되어 있다.

트랜지스터(48)는 에미터-플로워 트랜지스터(44)의 에미터 전극을, 공급단자(+Vcc)에 직접 연결된 콜렉터 전극을 가진 다중-에미터 NPN형 트랜지스터(50)의 베이스전극에 결합시킨다. NPN형 제어 트랜지스터(49)는 콜렉터 전극이 다중-에미터 트랜지스터(50)의 베이스전극에 직접 연결되어 있으며, 에미터 전극은 접지되어 있고, 베이스전극은 전압소스의 키잉파 입력단자(A)에 연결되어 있다.

트랜지스터(50)의 제1에미터전극(51)은 제1NPN형 출력트랜지스터(53)의 베이스전극에 직접 연결되어 있다. 출력 트랜지스터(53)는 에미터 전극이 직접 전원의 출력단자(J)에 연결되어 있고, 콜렉터전극은 직접 공급단자(+Vcc)에 연결되어 있다.

트랜지스터(50)의 제2에미터전극(52)은 NPN형 에미터-플로워 트랜지스터(54)의 베이스전극에 직접 연결되어 있으며, 콜렉터 전극은 공급단자(+Vcc)에 직접 연결되어 있다. 저항(55)은 콜렉터 전극이 직접 출력단자(J)에 연결된 제2NPN형 출력트랜지스터(57)의 베이스전극에 에미터-플로워의 에미터전극을 결합한다. 저항(59)은 출력트랜지스터(57)의 에미터전극을 접지시킨다. 다이오드 연결 NPN형 트랜지스터(56)는 결합된 베이스 및 콜렉터전극이 직접 출력 트랜지스터(57)의 베이스전극에 연결되며, 에미터 전극은 저항(58)을 통해 접지되도록 배치되어 있다.

제2도 장치의 작동에 있어서, 파형(a)의 부방향 AKB 제어간격 타이밍펄스성분이 키잉파 입력단자(A)에서 나타날 때, 제어트랜지스터(49)는 오프된다. 상기와 같은 조건하에서, 트랜지스터(50)의 베이스 전극에서 전위는 트랜지스터(50, 53, 55, 56, 57)를 동시에 도전시켜 실행가능케 한다. 출력 트랜지스터(53, 57)를 도전시켜, 전압소스(33)는 출력단자(J)에 아주 낮은 임피던스를 제공하며, 3Vbe에 의해 단자(R')에서의 전위로부터 부방향으로 옵셋되는 전위를 만든다(도전된 트랜지스터(50)의 베이스전류에 의해 저항을 지나 나타나는 약간의 전압강하는 무시함). 트랜지스터(44, 50, 53)의 순방향 바이어스 베이스-에미터 접합을 지난 전압강하에 의해 발생된 부옵셋으로 트랜지스터(40, 41, 42)의 순방향 베이스-에미터 접합을 통한 전압 강하에 의한 정옵셋효과를 상쇄하여 각 키잉간격동안 단자(J)에서 전위는 기준레벨 입력단자(RL)에서 나타나는 기준전압에 의해 결정되고, 작동전위 공급단자(+Vcc)에서 나타나는 공급전위와 상기 공급전위 종속되는 어떤 변이와도 무관하다.

AKB 제어간격 외부주기동안, 키잉파 입력단자(A)에서 파형(a)이 기본레벨을 나타낼 때, 제어 트랜지스터(49)는 트랜지스터(50)의 베이스전극의 전위를 강하시키도록 도전되어 트랜지스터(50, 53, 55, 56, 57)를 실행불능케 한다. 상기와 같은 조건하에서 출력 트랜지스터(53,57)를 오프시켜, 전원출력은 효과적으로 개방회로를 만들고 출력단자(J)는 전원(33)을 외부적으로 제어하기 위해 회로에 의해 0상태가 된다.

제1도와 2도에 도시된 장치의 회로변수에 대한 값은 다음과 같다.

저항 21 ······· 510Ω

저항 24 ·······1200Ω

저항 25 ·······2200Ω

저항 30 ······· 680Ω

캐패시터 31 ·······1000Ω

저항 32········ 220Ω

저항 61········5100Ω

저항 62········6200Ω

캐패시터 64········ 01μf

저항 43········ 3KΩ

저항 45········ 18KΩ

저항 48········ 18KΩ

저항 55········1300Ω

저항 58········ 500Ω

저항 59········ 400Ω

적당한 온-칩 디코더회로에 의해 단자(SC)에서 3중레벨 사성펄스로부터 분리된 버스트 게이팅 펄스성분을 사용하는데 한가지 고려해야할 사항은 단지(R, G, B)에 칼라신호출력의 DC 출력을 안정시키는 온-칩 시스템에서 전압 비교 키잉에 대한 것이다. 샌리가 출원한 미합중국 특허출원 제561,280호인 ＂수직동기 간격 동안 에러발생을 방지하는 키된 DC 안정화 시스템＂에서 에러감소를 위해 안정화 시스템의 비교기 키잉은 최소한 수신된 신호의 각 수직동기 간격동안 방지되어야 하는 것이 양호하게 공지되어 있다. 뿐만 아니라, 키잉방지를 확고히 하기 위해 휘도/색도 IC에 전달되는 3중레벨 사성펄스는 수직동기 간격동안 최소한 버스트 게이팅 펄스성분이 없어야 한다고 공지되어 있다. 버스크 게이팅 펄스성분의 선택적인 소거를 위해 바람직한 기술이 요스트가 출원한 미합중국 특허출원 제561,322호에 공지되어 있다. 상기 출원에서, 전술한 미합중국 특허출원 제527,887호에 공지된 버스트 게이팅 펄스발생기회로의 변형이 공지되어 있으며, 게이팅 펄스의 발생은 각 수직동기 간격의 선택된 부분동안은 억제된다.

그래서, 본 발명의 한가지 실시예는, 제1도의 장치에서 트랜지스터(22)에 입력을 공급하는 버스트 게이팅 펄스발생기는 상기 특허출원 제561,332에서와 같이 수직 동기 간격동안 게이팅 펄스발생을 억제하도록 한다. 상기와 같은 장치에서, 트랜지스터(22)의 베이스전극에 전달되는 단일레벨 펄스열은 파형(bg)의 형태를 나타낼 것이며, 수직동기 간격의 최소한 선택된 부분동안 버스트 게이팅 펄스가 존재하지 않는다. 단자(SC)에서 나타나는 합성 3중레벨 사성펄스열은 파형(SC)과 일치될 것이며, V_BG레벨에 대한 이탈은 수직동기 간격의 선택된 부분동안 존재하지 않는다.

Claims (4)

1. 3중레벨 사성펄스 1인코더장치에 있어서, 순환 단일레벨 펄스의 제1열(rb)소스와; 순환 단일레벨 펄스의 제2열(by)소스를 구비하여, 상기 제2열 각펄스는 적당한 시기에 상기 제1열의 펄스부분과 중첩되며; 순환 제어간격과 주기적으로 일치하도록 시간조절이 된 순환 단일레벨 펄스이 제3열(a) 소스(34)와; 상기 제1 및 제2열의 펄스중첩주기동안 제1전압(V_BG)레벨을 나타내며, 상기 제1펄스열의 나머지 비중첩부분동안 보다 낮은 전압레벨(V_RB)을 나타내는 2중레벨 펄스의 열을 제1단자(P)에서 나타내기 위해 상기 제1펄스열의 소스와 상기 제2펄스열의 소스에 결합된 수단(20, 22)과; 제1단자와 제2단자(J)를 상호 연결하는 저항(30)과; 상기 순환제어간격 동안 상기 제2단자(J)에서 상기 제1 및 제2전압레벨의 중간인 제3레벨의 전압(V_AK)을 발생하기 위해 제3열 펄스의 상기 소스에 결합된 키수단(33)과; 상기 제어간격 동안 상기 저항에 의해 나타나는 임피던스보다 충분히 낮은 출력 임피던스를 나타내는 전압발생수단과; 연속적인 상기 제어간격중의 하나사이의 방해주기동안 효과적으로 실행불능케 되는 전압발생수단을 구비하여, 상기 방해주기동안 저항에 의해 나타나는 임피던스보다 충분히 큰 출력 임피던스를 나타내는 것을 특징으로 하는 3중레벨 사성펄스 인코더장치.
2. 제1항의 장치에 있어서, 상기 인코더장치는 영상을 나타내는 휘도 및 색도성분을 포함하는 영상신호합성에 응답하여 칼라 영상을 표시하는 칼라텔레비젼 수상기내에 장치되어 있으며, 주기적 필드간격내에서 연속적인 라인간격의 수평귀선 소거부분동안 상기 영상표시성분이 존재하지 않으며, 상기 필드간격의 수직 귀선소거부분동안 역시 영상표시성분이 존재하지 않고, 상기 수상기는 영상 시크린상에 주사선의 라스터를 추적하는 다수의 전자빔 강도를 제어하는 빔 강도 제어전극(16R, 16B, 16G)을 가진 칼라 키네스코프(15)와, 각 제1(R), 제2(B), 및 제3(G)칼라신호를 형성하는 상기 영상표시 휘도, 색도 성분에 응답하는 수단(11)과, 상기 각 칼라신호를 상기 빔 강도 제어전극중의 각 전극에 인가하는 수단(12, 13, 14)과, 상기 수직귀선소거부분내에서 다수의 연속적인 라인간격을 포함하는 주기적인 바이어스 제어간격동안 각 제어전극에서 자동적으로 바이어스를 제어하는 수단(18)과; 순환 필드비율 펄스를 포함하는 제1열(rb)펄스의 상기 소스는 상기 빔에 대한 수직귀선소거주기를 포함하도록 시간조절이 되어 있으며, 순환라인비율펄스는 상기 수직귀선소거 주기동안 방해에 의존되며, 상기 빔에 대해 수평귀선소거부분을 포함하도록 시간조절이 되어 있고; 라인비율에서 순환하는 펄스의 제2열(by)소스는 상기 제2열의 펄스가 상기 수평귀선소거부분의 백포치 부분과 일치하도록 시간조절되어 있으며 : 필드비율에서 순환하는 펄스의 제3열(a) 상기 소소는 상기 바이어스 제어간격과 일치하도록 시간조절이 되고; 상기 순환 제어간격은 상기 바이어스 제어간격과 일치하고; 상기 바이어스 제어간격을 통해 상기 제3전압레벨을 나타내는 3중레벨 펄스열을 상기 칼라신호를 형성하는 수단에 공하는 상기 제2단자에 수단(32) 결합되어 있는 것을 특징으로 하는 3중레벨 사성펄스 인코더장치.
3. 제1항 또는 제2항의 장치에 있어서, 상기 2중레벨 펄스열 발생수단은 베이스, 에미터 및 콜렉터 전극을 가지는 제1트랜지스터(20)와; 상기 제1트랜지스터의 콜렉터 전극과 상기 제1단자 사이에 연결된 제2저항(21)과; 베이스, 에미터 및 콜렉터 전극을 갖는 제2트랜지스터(22)와; 상기 제2트랜지스터의 콜렉터 전극과 상기 제1단자 사이에 연결된 제3저항(24)과; 상기 제1단자와 작동전위 공급단자(+Vs) 사이에 연결된 제4저항(25)과; 상기 제1 및 제2트랜지스터의 에미터 전극과 상기 작동전위 공급단자 사이에 연결된 DC 전위(접지)의 소스와; 상기 제1열의 펄스발생동안만, 상기 제1트랜지스터가 비도전되도록 제1트랜지스터의 베이스 전극에 상기 제1열(rb)의 펄스를 인가하는 수단과; 상기 제2열의 펄스발생동안만 상기 제2트랜지스터가 비도전 되도록 상기 제2트랜지스터의 베이스전극에 제2열(by)의 펄스를 인가하는 수단을 포함하는 것을 특징으로 하는 3중레벨 사성펄스 인코더장치.
4. 상기 제1항 내지 제3항중의 어느 한 장치에 있어서, 캐패시터(31)는 제1 및 제2 단자 사이에 결합되어 있는 것을 특징으로 하는 3중레벨 사성펄스 인코더장치.

Images