KR920008248Y1 - Apparatus for protecting power consumption while turning off the power in portable telephone - Google Patents

Apparatus for protecting power consumption while turning off the power in portable telephone Download PDF

Info

Publication number
KR920008248Y1
KR920008248Y1 KR2019890017799U KR890017799U KR920008248Y1 KR 920008248 Y1 KR920008248 Y1 KR 920008248Y1 KR 2019890017799 U KR2019890017799 U KR 2019890017799U KR 890017799 U KR890017799 U KR 890017799U KR 920008248 Y1 KR920008248 Y1 KR 920008248Y1
Authority
KR
South Korea
Prior art keywords
transistor
power
power supply
circuit
collector
Prior art date
Application number
KR2019890017799U
Other languages
Korean (ko)
Other versions
KR910010152U (en
Inventor
라상택
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR2019890017799U priority Critical patent/KR920008248Y1/en
Publication of KR910010152U publication Critical patent/KR910010152U/en
Application granted granted Critical
Publication of KR920008248Y1 publication Critical patent/KR920008248Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof

Abstract

내용 없음.No content.

Description

휴대용 전화기의 전원 오프시 밧데리 전원 소비 방지회로Battery power consumption protection circuit when power off of portable telephone

제1도는 종래기술의 구성도.1 is a block diagram of the prior art.

제2도는 본 고안의 구성도.2 is a block diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 밧데리 전원 2 : 전원 온/오프 스위치1: Battery power 2: Power on / off switch

Q1, Q2, Q3 : 트랜지스터 4, 10 : CUPQ1, Q2, Q3: Transistors 4, 10: CUP

본 고안은 휴대용 전화기, CMT(자동차 자착형)전화기 등에 있어서 전원 오프시 밧데리 전원 소비를 방지하는 회로에 관한 것이다.The present invention relates to a circuit for preventing battery power consumption when the power is off in portable telephones, CMT (automobile-attached) telephones and the like.

종래에는 전원 스위칭 회로로서 제1도에서와 같이 CUP(10), 트랜지스터(Q1,Q2), 콘덴서(C1), 및 저항(R1,R2,R3)으로 구성되어 있다.Conventionally, as the power supply switching circuit, as shown in FIG. 1, a CUP 10, transistors Q1 and Q2, a capacitor C1, and resistors R1, R2, and R3 are constituted.

전원 온/오프 스위치를 누르면 CUP(10)의 1번 입력 단자를 통해 "로우"상태를 감지 온/오프 스위치를 눌렀음을 CUP(10)가 알고 2번 출력 단자를 "하이"상태로 하여 트랜지스터(Q1)의 콜렉터가 "로우"로 되어 트랜지스터(Q2)가 도통하며, 스위칭된 전원이 회로에 인가되어 전원 온으로 된다.Pressing the power on / off switch detects the "low" state through the input terminal 1 of the CUP 10. The CUP 10 knows that the on / off switch has been pressed and sets the output terminal 2 to the "high" state. The transistor Q2 becomes " low " so that the transistor Q2 conducts, and the switched power is applied to the circuit to turn on the power.

또한 전원 온/오프 스위치를 한번 더 누르면 CUP(10)가 다시 "로우"상태를 감지, 2번 출력 단자를 "로우"상태로 하여 전원 오프를 시켰다.In addition, when the power on / off switch is pressed once more, the CUP 10 detects the "low" state again and turns the power supply off by setting the output terminal 2 to the "low" state.

이때 전원 온/오프 스위치를 눌러 스위칭된 전원이 끊어지게 되어 전원 오프를 시켰음에도 다시 전원 온/오프 스위치를 눌러 전원 온시킬때 이를 감지하기 위해서는 CUP, EPROM, RAM, 어드레스 래치등의 부속 회로에 밧데리 전원(스위칭되지 않은 전원)이 그대로 인가되어 있어야 했으며, 그러므로 슬라이드(Slide)스위치(슬라이드 스위치는 사용 수명의 한계와 외관 디자인 측면에서 고부가가치 제품에는 거의 사용하지 않고 있음)을 사용하지 않고 러버(Rudder)스위치나 택트(TACT)스위치를 사용하여 전원을 온/오프 시키는 회로에서는 전원 오프시에도 스위칭되지 않은 전원인 밧데리 전원이 회로에 그대로 인가되어 전류 소모가 계속되었으며, 특히 휴대용 전화기와 같이 밧데리의 충전후 사용시간이 한정된 경우에 문제점으로 대두되어 왔다.At this time, even though the power is switched off by pressing the power on / off switch, the power is turned off, but if you press the power on / off switch to turn on the power again, the battery is connected to the accessory circuits such as CUP, EPROM, RAM, and address latch. The power supply (unswitched power supply) had to be applied as it is, and therefore, without using a slide switch (slide switch is rarely used for high value-added products in terms of service life limit and appearance design), the rubber In a circuit that uses a switch or a TACT switch to turn on / off the power, battery power, which is not switched even when the power is turned off, is applied to the circuit and current consumption continues. It has been a problem when the use time is limited.

본 고안은 전술한 문제점을 해결하기 위한 것으로 전원 오프시에는 회로에 전혀 전원이 인가되어 있지 않고도 전원 온/오프 스위치를 눌렀음을 인가할 수 있도록 구성하여 전원 오프시에 밧데리의 전류소모를 방지하기 위한 회로를 제공하는데 목적이 있다.The present invention has been made to solve the above problems, and when the power is off, it is configured so that the power on / off switch can be applied even when the power is not applied to the circuit to prevent the current consumption of the battery when the power is off. The purpose is to provide a circuit for this.

본 고안은 상기 목적을 달성하기 위하여, 밧데리 전원에 에미터가 연결되고 전원 온/오프 스위치에 베이스가 연결되며, 그 콜렉터는 CUP전원인가 단자에 연결되어있는 제1트랜지스터와, 상기 CUP의 한 출력 단자에 베이스가 연결되고 에미터는 접지되어 있는 제2트랜지스터 및, 상기 제2트랜지스터의 콜렉터에 베이스가 연결되고 그 에미터는 밧데리 전원에 연결되어 있으며 그 콜렉터로 부터의 출력 전압이 회로내의 전원으로 공급될뿐아니라 CUP의 전원 인가 단자에도 연결되어 궤환되도록 구성된 제3트랜지스터를 구비하는 것을 특징으로 한다.The present invention, in order to achieve the above object, the emitter is connected to the battery power supply and the base is connected to the power on / off switch, the collector is a first transistor connected to the CUP power supply terminal, and one output of the CUP A second transistor having a base connected to the terminal and an emitter grounded, and a base connected to the collector of the second transistor, the emitter being connected to a battery power supply, and the output voltage from the collector being supplied to the power supply in the circuit. In addition, it is characterized in that it comprises a third transistor configured to be connected to the power supply terminal of the CUP feedback.

이하 첨부 도면을 참조하여 본 고안의 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안의 구성도로서, 본 고안은 밧데리 전원(1), 전원/오프 스위치(2), 트랜지스터(Q1,Q2,Q3), 5V 레귤레이터(3), CPU(4), EPROM(5), RAM(6), 로우 어드레스 래치(7), 5V 레귤레이터(8), 저항(R1,R2,R3,R4,R5)및 콘덴서(C1,C2)로 구성되어 있다.2 is a block diagram of the present invention, the present invention is a battery power supply (1), power on / off switch (2), transistors (Q1, Q2, Q3), 5V regulator (3), CPU (4), EPROM (5) ), RAM 6, row address latch 7, 5V regulator 8, resistors R1, R2, R3, R4, R5, and capacitors C1, C2.

전원 온/오프 스위치(2)에 의해 스위칭되는 트랜지스터(3)의 콜렉터에 5V 레귤레이터(3)를 연결하고, 그 출력을 CPU(4)에 공급함과 동시에 CPU(4)의 2번 출력 단자로 부터의 출력이 트랜지스(Q2,Q3)를 구동시켜 전원을 스위칭하도록 하였고 이 스위칭 전원이 다시 CPU(4)등의 구동 전원이 되도록 구성된다.Connect the 5V regulator 3 to the collector of the transistor 3 switched by the power on / off switch 2, supply the output to the CPU 4, and at the same time, from the output terminal 2 of the CPU 4 The output of is driven to switch the power supply by driving the transistors Q2 and Q3, and the switching power supply is configured to be a driving power source such as the CPU 4 again.

또한 전원 온/오프 스위치(2)를 누르지 않으면, 5V 레귤레이터(3), 트랜지스터(Q3)가 도통되지 않아 전혀 밧데리 전원의 소비가 이루어지지 않게 된다.If the power on / off switch 2 is not pressed, the 5V regulator 3 and the transistor Q3 are not conducting, and thus no battery power is consumed.

이제 제2도를 참조하여 본 고안의 동작에 관해 보다 구체적으로 설명하면, 먼저 전원을 온 시키기 위해 전원 온/오프 스위치(2)를 누르면, 트랜지스터(Q1)의 베이스가 "로우(Low)"상태가 됨으로써 이 트랜지스터 Q1의 에미터-베이스간에 전류가 흐르게 되어 트랜지스터 Q1이 턴 온되게 된다.Referring now to FIG. 2, the operation of the present invention will be described in more detail. First, when the power on / off switch 2 is pressed to turn on the power, the base of the transistor Q1 is in a "low" state. The current flows between the emitter-base of the transistor Q1, which turns on the transistor Q1.

따라서 이 트랜지스터 Q1의 콜렉터 전류가 흐르게 되어 이 콜렉터 단자에 밧데리 전원(1)의 전압이 나타나게 된다.Therefore, the collector current of this transistor Q1 flows, and the voltage of the battery power supply 1 appears at this collector terminal.

이 밧데리 전압이 5V 레귤레이터(3)에 의해 조절되어, CPU(4), EPROM(5), RAM(6), 로우 어드레스 래치(7)등의 프로그램 수행에 필요한 회로에 인가되게 된다.The battery voltage is regulated by the 5V regulator 3 to be applied to a circuit necessary for program execution such as the CPU 4, the EPROM 5, the RAM 6, the row address latch 7, and the like.

이때 CPU(4)는 1번 단자를 통해 트랜지스터 Q1의 콜렉터에 전압이 나타났는지 체크하여 일정시간(예를 들어 3초)이 경과할 동안 계속해서 전압이 나타나면, CPU(4)는 2번 출력 단자를 통해 "하이(High)"신호를 출력하게 된다.At this time, the CPU 4 checks whether a voltage appears at the collector of the transistor Q1 through terminal 1, and if the voltage continues to appear for a predetermined time (for example, 3 seconds), the CPU 4 outputs terminal 2 Through the "High" signal will be output.

따라서 트랜지스터 Q2의 베이스에 "하이"신호가 가해지므로 이 트랜지스터 Q2는 턴 온되게 되고 콜렉터는 "로우"상대로 되게 되며, 그러므로 트랜지스터 Q3의 베이스가 "로우"상태로 되어 트랜지스터 Q3의 에미터-베이스간에 전류가 흐를 수 있게되어 턴 온되게 된다.Thus, a "high" signal is applied to the base of transistor Q2, which causes transistor Q2 to turn on and the collector to be "low", thus the base of transistor Q3 is "low" and emitter-base between transistors Q3. Current can flow and turn on.

또한 트랜지스터 Q3의 콜렉터 전류가 흘러 트랜지스터 Q3의 에미터에 걸려있는 전압이 콜렉터에 나타나며, 이 콜렉터 전압이 5V귤레이터(8)에 인가되어 전류 조절(regulation)된후 그 출력을 회로내에 전원으로 공급하여 회로를 동작시킬 뿐만 아니라 CPU(4), EPROM(5), RAM(6), 로우 어드레스 래치(7)등의 부품에도 인가되게 된다.In addition, the collector current of transistor Q3 flows, and the voltage across the emitter of transistor Q3 appears in the collector. This collector voltage is applied to the 5V regulator 8 to regulate the current, and then the output is supplied to the power supply in the circuit. In addition to operating the circuit, it is applied to components such as the CPU 4, the EPROM 5, the RAM 6, the row address latch 7, and the like.

이때 전원 온/오프 스위치(2)에서 손을 떼게 되면, 트랜지스터 Q1의 베이스에는 오픈(open)전압으로서 배터리 전압이 그대로 나타나게 되어, 트랜지스터 Q1에 에미터-베이스간에 전류가 흐르지 못해 트랜지스터 Q1의 콜렉터에는 전압이 나타나지 않게 된다.At this time, if the power-on / off switch 2 is released, the battery voltage appears as an open voltage in the base of the transistor Q1, and no current flows between the emitter and base in the transistor Q1. The voltage will not appear.

그러나 CUP(4)의 2번 출력 단자가 이미 "하이"신호를 출력하고 있으므로 5V 레귤레이터(8)의 출력 전압이 CPU(4), EPROM(5), RAM(6), 로우 어드레스 래치(7)등에 인가되므로 전원은 온 상태로 되어 있는 것이며 따라서 회로 전체가 동작 상태를 지속하게 된다.However, since the output terminal 2 of the CUP (4) has already output the "high" signal, the output voltage of the 5V regulator 8 is the CPU (4), the EPROM (5), the RAM (6), the row address latch (7). The power supply is in the on state because it is applied to the back, and thus the entire circuit continues in the operating state.

다시 전원 오프를 시키기 위해 전원 온/오프 스위치(2)를 누르면 트랜지스터(Q3)의 콜렉터가 "로우"에서 "하이"로 된다.Pressing the power on / off switch 2 to turn the power off again causes the collector of transistor Q3 to go from "low" to "high".

이 상태 변화를 CPU(4)가 1번 입력 단자를 통해 인지하고서 2번 출력 단자를 로우로 한다.This state change is recognized by the CPU 4 through the input terminal 1, and the output terminal 2 is set low.

그러면 트랜지스터(Q2)가 오프되고 트랜지스터(Q3)도 오프된다.Transistor Q2 is then turned off and transistor Q3 is also turned off.

따라서 5V 레귤레이터(8)입력으로는 전원이 인가되지 않고 회로 전체에 인가되어 있던 전원이 모두 차단된다.Therefore, power is not applied to the 5V regulator 8 input, and all the power applied to the entire circuit is cut off.

본 고안은 상기와 같이 구성되어 전원 오프 동안에는 전혀 전원 소비가 없게 하여 휴대용 전화기와 같이 밧데리를 충전하여 사용하는 기기에서 사용시간을 연장시킬 수 있게 하였다.The present invention is configured as described above so that there is no power consumption during the power-off so that it is possible to extend the use time in the device used to charge the battery, such as a mobile phone.

Claims (6)

전원 오프시 전원 소비를 방지하기 위한 회로에 있어서, 밧데리 전원(1)에 에미터가 연결되고 전원 온/오프 스위치(2)에 베이스가 연결되어 있으며, 그 콜렉터는 CPU(4)의 전원 인가단자(B+)에 연결되어 있는 제1트랜지스터(Q1)와, 상기 CPU(4)의 한 출력 단자에 베이스가 연결되고 에미터는 접지되어 있는 제2트랜지스터(Q2)및, 상기 제2트랜지스터(Q2)의 콜렉터에 베이스가 연결되고 밧데리 전원(1)에 에미터가 연결되어 있으며, 그 콜렉터로 부터의 출력 전압에 회로내의 전원으로 공급되고 동시에 CPU(4)의 전원 인가 단자에도 연결되어 궤환되도록 구성된 제3트랜지스터(Q3)를 포함하는 것을 특징으로 하는 밧데리 전원 소비 장지 회로.In the circuit for preventing power consumption when the power is off, the emitter is connected to the battery power source 1 and the base is connected to the power on / off switch 2, and the collector is a power supply terminal of the CPU 4 A first transistor Q1 connected to (B + ), a second transistor Q2 having a base connected to one output terminal of the CPU 4, and an emitter being grounded, and the second transistor Q2 The base is connected to the collector of the battery, and the emitter is connected to the battery power source (1), and the output voltage from the collector is supplied to the power supply in the circuit and is connected to the power supply terminal of the CPU (4). A battery power consumption circuit comprising: three transistors (Q3). 제1항에 있어서, 상기 제1트랜지스터(Q1)와 상기 CPU(4)사이에 연결된 5V 레귤레이터(3)를 더 포함하는 것을 특징으로 하는 밧데리 전원 소비 방지 회로.The battery power supply preventing circuit according to claim 1, further comprising a 5V regulator (3) connected between the first transistor (Q1) and the CPU (4). 제2항에 있어서, 상기 제3트랜지스터(Q3)의 콜렉터측에 연결된 5V 레귤레이터(8)를 더 포함하는 것을 특징으로 하는 밧데리 전원 소비 방지 회로.The battery power supply protection circuit according to claim 2, further comprising a 5V regulator (8) connected to the collector side of the third transistor (Q3). 제3항에 있어서, 상기 제3트랜지스터(Q3)로 부터 5V 레귤레이터(8)를 통해 궤환되는 전원이 메모리 수단(5,6)및 어드레스 래치 수단(7)에도 인가되도록 구성된 것을 특징으로 하는 밧데리 전원 소비 방지회로.The battery power supply according to claim 3, characterized in that the power supply fed back from the third transistor (Q3) through the 5V regulator (8) is also applied to the memory means (5, 6) and the address latch means (7). Consumption prevention circuit. 제4항에 있어서, 상기 제1트랜지스터(Q1)의 에미터와 베이스 간에 제1바이어스 저항(R2)을 연결하여 상기 밧데리 전원(1)으로 부터의 전원이 인가되도록 구성된 것을 특징으로 하는 밧데리 전원 소비 방지 회로.5. The battery power consumption of claim 4, wherein the first bias resistor R2 is connected between the emitter of the first transistor Q1 and the base to supply power from the battery power source 1. 6. Prevention circuit. 제4항에 있어서, 상기 제3트랜지스터(Q3)의 에미터와 베이스간에 제2바이어스 저항(R5)을 연결하여 제3트랜지스터(Q3)의 콜렉터에 밧데리 전원(1)으로 부터의 전원이 인가되도록 구성한 것을 특징으로 하는 밧데리 전원 소비 방지 회로.The method of claim 4, wherein a second bias resistor (R5) is connected between the emitter of the third transistor (Q3) and the base so that the power from the battery power source (1) is applied to the collector of the third transistor (Q3). The battery power consumption prevention circuit characterized by the above-mentioned.
KR2019890017799U 1989-11-29 1989-11-29 Apparatus for protecting power consumption while turning off the power in portable telephone KR920008248Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890017799U KR920008248Y1 (en) 1989-11-29 1989-11-29 Apparatus for protecting power consumption while turning off the power in portable telephone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890017799U KR920008248Y1 (en) 1989-11-29 1989-11-29 Apparatus for protecting power consumption while turning off the power in portable telephone

Publications (2)

Publication Number Publication Date
KR910010152U KR910010152U (en) 1991-06-29
KR920008248Y1 true KR920008248Y1 (en) 1992-11-14

Family

ID=19292479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890017799U KR920008248Y1 (en) 1989-11-29 1989-11-29 Apparatus for protecting power consumption while turning off the power in portable telephone

Country Status (1)

Country Link
KR (1) KR920008248Y1 (en)

Also Published As

Publication number Publication date
KR910010152U (en) 1991-06-29

Similar Documents

Publication Publication Date Title
WO2001013492A1 (en) A switch circuit
US4591807A (en) Low power, low voltage oscillator
JPS647758A (en) Switching voltage regulating circuit for interface with subscriber telephone line
KR920008248Y1 (en) Apparatus for protecting power consumption while turning off the power in portable telephone
JP2001236130A (en) Power supply circuit
AU641729B2 (en) Power source control system for automobile telephone
KR970007604B1 (en) Grcuit of exchangin battery automatically
KR0167895B1 (en) Power supply control circuit for radio communication system
KR100195527B1 (en) Circuit for protection against negative overvoltage across the power supply of an integrated curcuit comprising a power device with a related control circuit
KR20000014298A (en) Power switching circuit
KR100214724B1 (en) Ecu module
KR100613575B1 (en) Apparatus for supplying a power source in a mobile communication terminal
KR19980033181U (en) Power on / off device of personal communication terminal
KR0134935B1 (en) Reset circuit operated when charging portable device of wireless phone being over electro-discharged
JP2531826Y2 (en) Power save circuit
KR950008531Y1 (en) Selective switching circuit
KR870000655Y1 (en) Power circuit
KR970005704Y1 (en) On/off circuits of tv main power
KR200181634Y1 (en) Apparatus for decreasing consumption of current in portable telephone
JPS644289Y2 (en)
KR200315793Y1 (en) Circuit for protecting the power on of mobile phone
KR0137425Y1 (en) Power saving microphone
KR940004174Y1 (en) Control circuit of power supply for lcd of pc
KR0117705Y1 (en) A reset circuit using hook switch of videophone
KR960012844B1 (en) Automatic stand-by state transition circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19951113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee