KR920007408B1 - 액티브 필터의 제어장치 - Google Patents

Abstract

내용 없음.

Description

액티브 필터의 제어장치

제1도는 이 발명의 한 실시예에 의한 액티브 필터의 제어장치를 표시하는 회로구성도.

제2도는 제1도의 동작을 설명하는 신호파형도.

제3도는 이 발명의 다른 실시예를 표시하는 회로구성도.

제4도는 제3도의 동작을 설명하는 신호파형도.

제5도는 종래의 액티브필터의 제어장치를 표시하는 회로 구성도.

제6도는 제5도의 동작을 설명하는 신호파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 단상교류전원 2 : 부하

4 : 인버터 11 : PWM회로

13 : PLL회로 14 : ROM회로

15, 18 : 제1, 제2의 승산기 16 : 적분기

17 : 샘플홀드회로

또한 도면중 동일 부호는 동일 또는 상당부분을 표시한다.

이 발명은, 교류전원에 접속된 부하가 발생하는 고조파 전류를 흡수하여, 교류전원에 유출하는 고조파 전류를 제거하는 액티브필터(능동형필터)의 제어장치에 관한 것이다.

제5도는 예를들어 소화 60년 전기·정보관련학회연합대회의 강연논문집(문책 1)의 69페이지에 표시된 종래의 액티브필터의 제어장치를 표시하는 회로도이며, 도면에 있어서, 1은 교류전원, 2는 이 교류전원(1)에 접속된 고조파 전류를 발생하는 부하, 3은 이 부하(2)의 부하전류(I_L)를 검출하는 부하전류검출기, 4는 인버터이며, 상기 교류전원(1)에 리액터(reactor)(5)를 사이에 두고 접속되어, 직류 출력측에 콘덴서(condenser)(6)가 접속되어 있다. 7은 상기 인버터(4)의 교류전류(Ic)를 검출하는 교류전류검출기, 8은 앤드패스필터(band pas filter)로서, 상기 부하 전류검출기(3)의 출력신호(i_L)에서 고조파 성분을 제거하여 기본파성분(i_L1)을 잡아내는 필터이다. 9는 제1의 가산기로서, 상기 밴드패스필터(8)의 출력신호(i_L1)와 상기 부하전류검출기(3)의 출력신호(i_L)와의 차분(差分)연 고조파성분(icref)을 잡아낸다. 10은 제2의 가산기로서, 상기 제1의 가산기(9)의 출력신호(icref)와 상기 인버퍼(4)의 교류전류검출기(7)의 출력신호(ic)와의 차분을 잡아낸다. 11은 PWM회로로서, 이 제2의 가산기(10)의 출력신호에 의거하여, 상기 인버터(4)의 암(arm)소자인 스위칭 소자를 펄스폭변조제어한다.

다음에 동작에 관하여 제6도에 표시하는 신호 파형도릍 참조하여 설명한다. 부하(2)의 전류(I_L), (i_L)는 여기에서는 구형파(矩形波)의 전류를 가정하고 있으나, 이 기본파성분(i_L1)은 기본파성분만을 잡아내도록 작용하는 밴드 패스필터(8)에서 잡아낼 수 있다.

부하(2)의 고조파 성분(icref)은 i_L1-i_L의 연산에 의하여 얻을 수 있어, 도시한 것과 같이된다. 이 고조파성분(icref)를 전류기준으로하여 인버터(4)의 교류측전류(Ic)를 PWM회로(11)에 의하여 순시추종제어(瞬時追從制御)하는 것에 의하여, 부하(2)가 발생하는 고조파성분은 인버터(4)측에 유입된다. 그 결과, 교류전원(1)의 교류전류(Is)기본파성분(i_L1)에 유사한 전류성분이 흐른다.

더욱, 3상의 교류전원의 경우에는 (1)식에 표시하는 것과 같이, 밴드패스필터(8)의 입력부에 3상-2상 변환회로를 설치하고, 부하전류의 성분을 유효전력분(ip)과 무효전력분(iq)으로 분리하여, 밴드패스필터(8)를 로우패스필터(low pass filter)로 바꾸어 놓아 직류성분만 잡아내는 방식이 일반적으로 사용되고 있다.

부하 전류의 기본파성분은 (1)식의 변환행렬에서 2상으로 변환하면 유효전류성분(ip), 무효전류성분(iq)다같이 직류성분이 되기 때문이다.

이 결과, 로우패스필터에서 잡아낸 직류신호를 (1)식의 역변환행렬에서 2상-3상으로 변환하면, 3상의 기본파성분을 얻을 수 있다. 그러나, 단상교류전원에 이 변환행렬을 적용한 경우에는, 예를들어 i_LR=i_LS, i_LT=0로 하면, 부하전류의 기본성분은 전원주파의 2배의 주파수를 가지는 교류성분에 직류성분에 중첩되는 것이되어, 상기 로우패스필터의 설계가 매우 곤란하게된다.

종래의 액티브필터의 제어장치는 이상과 같이 구성되어 있으므로, 단상 교류전원에 적용하는 경우, 고조파 성분의 차수가 기본파성분에 가까운 경우에는 밴드패스필터(8)의 설계가 매우 곤란하여, 이 밴드패스필터(8)의 출력신호(i_L1)가 실제의 부하전류의 기본파 전류보다 위상이 빗나가거나, 크기가 변화하거나, 또전원 주파수의 변동을 받는다거나 하는 등의 문제가 있어, 또, 마차가지로 3상-2상 변환행렬을 적용하는 경우에도 상술한 것과 같이 3상-2상 변환후의 로우패스필터의 설계가 매우 곤란하여, 실제의 부하전류의 기본파 전류와의 오차가 커지는 등의 문제점이 있었다.

이 발명은 상기와 같은 문제점을 해결하기 위하여 이루어진 것으로, 부하전류의 기본차 성분을 정밀도있게 검출하여 제거할 수 있는 단상의 액티브필터의 제어장치의 얻는 것을 목적으로 한다.

이 발명에 관한 액티브필터의 제어장치는, PLL회로에서 발생한 위상신호에서 출력신호 sin θ 및 con θ를 ROM회로와, 부하전류검출신호와 상기 출력신호 sin θ 및 con θ를 승산하는 제1의 승산기와, 이 제1의 승산기의 출력신호를 단상교류전원의 1주기의 기간마다에 적분하고 해당적분치를 홀드하여 부하전류의 기본파성분을 구성하는 유효전류성분과 무효전류성분의 피크(peak)치를 구하는 샘플홀드회로와, 이 피크치와 상기 출력신호 sin θ 및 cos θ를 승산하는 제2의 승산기와, 제2의 승산기에서 출력된 상기 기본파성분의 유효전류성분과 무효전류성분을 합성하여 얻어지는 기본파 전류신호를 상기 단상교류전원의 다음의 1주기의 기간의 상기 부하전류의 기본전류신호로서 이용하고, 이 기본파전류신호와 상기 부하전류검줄신호와의 차로서 얻어지는 고조파 전류신호를 기준신호로하여, 액티브필터의 입럭전류를 PWM제어하는 PWM제 어회로와를 구비한 것이다.

이 발명에 있어서의 액티브 필터의 제어장치는 기본파성분의 유효전류성분과 무효전류성분의 피크치를 단상 교류전원의 1주기의 기간마다 구하여, 이 피크치에서 기본파 성분을 구하여 다음의 1주기의 기간의 기본파 전류로서 이용하여, 이 기본파 전류신호와 부하 전류 검출신호와의 차로서 얻어지는 고조파 전류신호를 기준신호로서 액티브 필터의 입력 전류를 제어하는 것에 의하여, 정밀도 좋은 부하의 고조파 성분을 상기액티브 필터에서 흡수하고, 단상교류전원에 흐로는 고조파 성분의 제거를 가능하게 한다.

[실시예 1]

이하 이 발명의 한 실시예를 상기 제5도와 동일 부분에 동일부호를 붙인 제1도에 관하여 설명한다. 제1도에 있어서, 12는 교류전원(1)의 전압을 검출하는 전압검출기, 13은 이 전압검출기(12)의 출력측에 접속된 교류전원(1)에 동기한 위상신호(θ_I, θ,_Rθ_H)를 발생하는 PLL회로, 14A와 14B는 이 PLL회로(13)의 출력의 하나인 위상 신호(θ)를 각각 sin θ와 cos θ로 변환하는 ROM회로, 15A와 15B는 이 ROM회로(14A, 14B)의 출력신호(sin θ, cos θ)와 부하(2)의 부하전류(I_L)의 검출신호(i_L)를 승산하는 제1의 승산기, 16A과 16B는 이 제1의 승산기(15A, 15B)의 출력신호를 상기 PLL회로의 출력의 하나인 리세트신호(Q_R)가 발생할때까지 적분하는 적분기, 17A과 17B는 적분기(16A, 16B)의 출력신호를 상기 PLL회로의 하나인 홀드신호(θ_H)가 발생할때 마다 홀드하는 샘플흘드회로, 18A와 18B는 이 샘플홀드회로(17A, 17B)의 출력인 기본파성분(a₁, b₁)과 상기 ROM회로(14A, 14B)의 출력신호(sinθ, cosθ)를 승산하는 제2의 승산기, 19는 이 제2의 승산기의 출력신호(ip, iq)를 가산하여 기본파전류신호(i_L1)를 얻는 제3도의 가산기이다.

다음에 동작에 관하여 제2도에 표시하는 제1도, 각부의 신호파형도를 참조하여 설명한다. 부하(2)의 부하전류(iL)는 여기에서는 구형파 전류의 경우에 관하여 예시하고 있다.

이 부하전류(I_L)의 검출신호(i_L)는 다음식과 같이 푸리급수에 의한 전개가 가능한 것은 공지의 사실이다.

여기에서, b_n는 직류성분을 b_n, a_n는 n차 조파성분의 피크치를 표시한다 또, 기본파 성분(a₁) 및 (b₁)은 다음식에서 얻을 수 있는 것은 공지의 사실이다.

PLL회로(13)는 교류전원(1)의 전압(Vs)의 위상신호(θ-(0-2π))를 검출하는 것으로서, 이 위상신호(θ)에 따라 ROM회로(14A), (14B)에서는 각각 출력신호(sin θ), (cos θ)를 발생한다 제1의 승산기(15A), (15B)의 출력신호는 각각 i_L, sin θ, i_L, cos θ로 되어, 도시파형이 얻어진다.

적분기(16A), (16B)는 상기 (3), (4)식의 적분을 실행하는 것으로서, 교류전원(1)의 1주기마다 PLL회로(13)에서 출력되는 리세트신호(θ_R)가 부여될때까지 적분동작하여, 리세트신호(θ_R)가 위상 0 및 2π부근에서 부여되면, 리세트되어서 적분기(16A), (16B)의 출력은 영(零)이 된다.

이 리세트신호(θ_R)가 발생하기 직전에 PLL회로(13)가 홀드신호(θ_H)를 출력하여 샘플홀드회로(17A), (17B)에 부여되면, 샘플홀드회로(17A, 17B)는 상기 적분기(16A, 16B)의 출력신호를 홀드하여, 상기(3), (4)식의 기본파셩분(a₁), (B₁)을 다음에 홀드신호(θ_H)가 부여되는 1주기의 기간, 유지한다.

예를들어 위상신호 θ=0의 시점에서 기본파성분 a₁=a₁(K), b₁=b₁(K)이면,θ=0∼2π의 기간은 이 값을 유지하여, 다음에 θ=2π의 시점에서 a₁=a₁(K+1), b₁=b₁(K+1)이면, θ=2π∼4π의 기간은 이 값을 유지한다.

제2의 승산기(18A), (18B)는 샘플홀드회로(17A, 17B)의 출력인 기본파 성분(a_l, b₁)과 ROM회로(14A, 14B)의 출력신호(sin θ, cos θ)를 승산하여, 상기(2)식에 따라 기본파성분의 유효 전류성분(i_pl)과 무효전류성분(i_ql)을 출력한다. 여기에서 유효전류성분(i_p1)와 무효전류성분(i_ql)은 다음식에서 부여된다.

제3의 가산기(19)는 유효전류성분(i_p1)과 무효전류성분(i_q1)을 상기 (2)식에 따라 가산하여 부하전류의 기본파성분(i_L1)을 얻고 있다.

여기에서, 이 같이 하여 얻을 수 있는 기본파성분은 1주기전의 시점에서 샘플홀드회로(17A, 17B)의 출력인 기본파성분에 a₁, b₁에 의존하고 있기 때문에, 엄밀하게는 다음의 주기에서는 실제의 부하전류의 기본파성분이 급변하는 경우에는 실제치로부터의 편차가 생긴다.

이 경우의 대책으로서, 제1도에 점선으로 도시하는 제어계를 부가하는 것으로서, 인버터(4)가 전압형 인버터의 경우에는 직류출력측에는 전압원이 되는 콘덴서(6)가 접속되어 있어, 이 콘덴서(6)의 전압을 전압검출기(20)에 의하여 검출하여 이 전압검출신호(Vcfb)가 전압기준신호(Vcref)에 일치하도록 유효전류분을 제어한다. 이 전압 기준신호(Vcref)와 전압검출신호(Vccfb)는 가산기(21)에서 차분을 잡아내어, 그 차분신호가 전압제어기(22)에서 증폭되어 제2의 승산기(18A)의 출력인 유효전류성분(1_p1)애 ) 가산기(23)에서 더하여 진다.

부하전류(I_L)의 기본파성분 중, 유효전류성분이 상기 연산치와 서로 다른 경우에는 콘덴서(6)의 전압변화로되어 나타나기 때문에, 전압제어기(22)에서 유효전류성분(i_p1)을 보정하는 것에 의하여 보상할 수 있다.

상기 대책예에서는 부하전류의 기본파성분중, 유효전류성분(i_p1)에 관하여 보상할 수 있으나, 무효전류성분(i_q1)에 관하여는 보상할 수 없다. 이것 때문에, 기본파성분(b₁)을 구하기 위한 적본기(16B) 및 샘플홀드회로(17B)를 시분할 다중화하여, 등가적으로 샘플주기를 단축시켜서 부하전류(I_L)의 급변에 대응시킬 수가 있다.

제3도는 그 시분할다중방식의 한 실시예를 표시하는 것으로서, 유효전류성분과 무효전류 성분의 양쪽의 적분기(16) 및 샘플홀드회로(17)를 시분할 다중화 한 것이다.

제1의 승산기(15A, 15B)의 출력측에 각각 적분기(16AX, 16AY) 및 적분기(16BX, 16BY)와 샘플홀드회로(17AX, 17AY) 및 샘플홀드회로(17BX, 17BY)를 설치하여, 다시금 각 샘플홀드회로 17AX, 17AY 및 17BX,1 7BY의 출력신호을 전환하는 스위치회로(30A, 30B)를 설치하여 부하전류의 기본파성분을 구성하는 유효전류성분(i_p1) 및 무효전류성분(i_q1)의 피크치를 얻고 있다. 이 동작을 제4도에 표시하는 신호파형도를 참조하여 설명한다. 샘플홀드회로 17AX와 17BX 및 17AY와 17BY의 각 홀드신호 θ_H및 θ_HY는 도시한 것과 같이 각각 1주기마다에 서로 180°위상차로서 PLL회로(13)에서 부여되어, 각 적분기(16AX, 16BX, 16AY, 16BY)의 출력신호을 샘플홀드한다.

또, 적분기 16AX와 16BX 및 16AY과 16BY의 각 리세트신호 θ_Rx및 θ_RY와는, 각 홀드신호 θ_HX및 θ_RY의 발생직후에 PLL회로(13)에서 부여되어, 각 적분기(16AX, 16BX, 16AY, 16BY)를 리세트한다.

스위치 회로(30A, 30B)에서 전환신호(θS)는 도시하는 것과 같이 각 홀드신호 θ_HX및 θ_HY의 발생직후마다 즉 반주기마다 H-L이 되는 신호로서 PLL회로(13)에서 부여된다. 전환신호(θS)가 H레레일때는 샘플홀드회로 17AX 및 17BX기의 출력신호 a_1x및 b_1x를 선택하여 기본파성분(a₁, b₁)을 얻고 있고, 또, 전환신호(θS)가 L레벨일때에는 샘플홀드회로 17AY 및 17BY의 출력신호 a_1y및 b_1y를 선택하여 기본파성분(a₁, b₁)을 얻도록 동작한다.

예를들면, 위상신호 θ=0의 직후에서는 샘플홀드회로 17AX 및 17BX의 출력신호 a₁(k) 및 b₁(k)가 기본파성분 a₁, b₁이 되고, 위상신호 θ=π의 직후에서는 샘플홀드회로 17AY, 17BY의 출력신호 a₁(k+1), b₁(k+1)가 기본파성분 a₁, b₁이 된다. 제4도는 θ=2π이후에 부하전류가 급증한 경우를 도시하고 있으나, 기본파성분 a₁, b₁은 거의 반주기 늦어져서 부하전류에 추수(追髓)하고 있다. 또 제3도의 실시예에서는 적분기(16) 및 샘플홀드회로(17)를 2중화한 경우에 관하여 표시하고 있으나, 다시금 적분기(l6) 및 샘플홀드회로(17)를 추가하여 다중화한 것이라도 좋고, 예를들어 4중화의 경우에는 적분기(16) 및 샘플홀드회로(17)을 유효전류성분마다 각 4조를 설치하고, 또한, 홀드신호(θ_R) 및 리세트신호(θ_R)를 1주기마다 발생시켜, 또한, 각 홀드신호(θ_H) 및 리세트신호(θ_R)의 간격을 π/2로함과 아울러 스위치(30)의 전환주기도 π/2로하면 실현할 수 있고, 부차전류(I_L)의 급변에 대한 추수성(追燐性)은 개선된다.

상기 실시예에서는 제어장치의 구체적 하드웨어(H/W)구성을, 아날로그회로를 주체로하여 구성한 것을 표시하였으나, 당연하지만, 마이크로컴퓨터등에 의한 디지탈회로로서 구성된 것이라도 좋다. 또, 상기 실시예에서는 인버터(4)를 전압형인버터로서 구성하고, 그 직류출력측에 콘덴서(6)을 접속한 것을 표시하었으나, 전류형 인버터로서 구성하여 그 직류출력측에 리액터를 접속한 것이여도 좋다. 이 경우, 상기 리액터의 전류를 일정하게 제어하기 때문에, 전류기준과의 편차를 증폭하여 기본파성분의 유효전류성분(i_p1)에 가산하여도 좋다. 또, 인버터(4)를 1조에서 구성한 것을 표시하였으나, 이 인버터(4)를 복수대 설치하여 다중구성으로 한것이여도 좋다.

PWM회로(11)의 상세한 설명은 생략하였으나, 공지와 같이 3각 파캐리어(carrler) 비교방식 혹은 히스테리시스 콤퍼레이터(hysterlsis comparator)방식등에서 구성된 것이여도 좋고, 전류제어의 응답성의 높은 것이 바람직스럽다.

이상과 같이, 이 발명에 의하면, 부하전류의 기본파성분의 유효전류성분과 무효전류성분의 각 피크치를 1주기의 기간 적분하는 적분기와, 이 적분기의 적분동작이 완료할때마다 이 적분기의 출력를 샘플홀드하는 샘플홀드회로에 의하여 구하고, 상기 피크치에서 기본파성분을 구하여 다음의 1주기의 기본파 전류신호로서 이용하여, 이 기본파 전류신호와 부하전류검출신호와의 차분에 의하여 얻어지는 고조파 전류신호를 기준신호하는 것에 의하여, 정밀도 좋은 부하의 고조파성분을 상기 액티브필터에서 흡수하여, 단상교류전원에 흐르는 고조파성분을 제거할 수 있는 효과가 있다.

Claims (3)

1. 단상 교류전원에 접속된 부하에 병렬 접속되어 해당부하의 고조파 전류성분을 흡수하도록 작동하는 액티브 필터에 있어서, 상기 단상교류전원에 동기한 위상신호를 발생하는 PLL회로와, 상기 위상신호를 입력하여 출력신호 sin θ 및 cos θ를 얻는 ROM회로와, 상기 부하의 부하전류검출신호와 상기 출력신호 sinθ 및 cos θ를 승산하는 제1의 승산기와, 상기 제1의 승산기의 출력신호를 상기 단상교류전원의 1주기의 기간마다 적분하는 적분기와, 상기 적분기의 적분최종치를 홀드하여 상기 부하전류의 기본파 성분을 구성하는 유효전류성분과 무효전류성분의 피크치를 구하는 샘플홀드회로와 상기 피크치와 상기 출력신호 sin θ 및cos θ를 승산하는 제2의 승산기와, 상기 제2의 승산기에서 출력된 상기 기본파성분의 유효전류성분과 무효전류성분을 합성하여 얻어지는 기본파 전류신호를 상기 단상 교류전원의 다음의 1주기의 기간의 상기 부하 전류의 기본파 전류신호로서 이용하여, 이 기본파 전류신호와 상기 부하전류검출신호와의 차로서 얻어지는 고조파 전류신호를 기준신호로서 상기 액티브 필터의 입력 전류를 PWM제어하는 PWM제어회로와의 구비한것을 특징으로 하는 액티브필터의 제어장치.
2. 제1항에 있어서 액티브필터를 전압형인버터로서 구성하는 경우에는 그 출력전압을 또 전류향 인버터로서 구성한 경우에는 그 출력전류를 해당출력 전압 혹은 출력전류의 기준신호와 비교하여 그 차분을 증폭하여 유효전류성분에 가산하는 것을 특징으로 하는 액티브 필터의 제어장치.
3. 제1항에 있어서 복수조 설치한 적분기 및 샘플 홀드회로를 시분할 다중구성으로하여 동작시켜 전기각조의 샘플홀드회로의 출력신호를 시분할 타이밍 신호에 동기시켜 선택하고 부하전류의 기본파성분을 구성하는 유효전류성분과 무효전력성분의 피크치를 구하는 것을 특징으로 하는 액티브 필터의 제어장치.

Images