KR920007355B1 - Method of producing a ccd image sensor - Google Patents

Method of producing a ccd image sensor Download PDF

Info

Publication number
KR920007355B1
KR920007355B1 KR1019900006730A KR900006730A KR920007355B1 KR 920007355 B1 KR920007355 B1 KR 920007355B1 KR 1019900006730 A KR1019900006730 A KR 1019900006730A KR 900006730 A KR900006730 A KR 900006730A KR 920007355 B1 KR920007355 B1 KR 920007355B1
Authority
KR
South Korea
Prior art keywords
type
region
bccd
smear
photodiode
Prior art date
Application number
KR1019900006730A
Other languages
Korean (ko)
Other versions
KR910020919A (en
Inventor
이성민
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19298928&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR920007355(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900006730A priority Critical patent/KR920007355B1/en
Priority to DE4115060A priority patent/DE4115060C2/en
Priority to SU4895484/25A priority patent/RU2025830C1/en
Priority to FR9105703A priority patent/FR2662852B1/en
Priority to GB9109966A priority patent/GB2245423B/en
Priority to JP3107229A priority patent/JP2641809B2/en
Priority to NL9100825A priority patent/NL9100825A/en
Publication of KR910020919A publication Critical patent/KR910020919A/en
Publication of KR920007355B1 publication Critical patent/KR920007355B1/en
Application granted granted Critical
Priority to US08/011,110 priority patent/US5276341A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

The method for reducing a smear noise and adjusting an over flow drain (OFD) voltage comprises the steps of injecting n type ions on the predetermined region of an n type substrate (11) to inject p- plus type ions on the different region of the substrate (11), diffusing the injected ions by het treating to form an n-region (12) for controlling the OFD and a p-plus region (13) for attenuating the smear noise, growing a p type epitaxial layer (14) entirely, implanting n type ions over the regions (12,13) to form a photo diode (5) and a buried charge coupled device region (16), and forming a transfer gate (17) and a gate electrode (17a).

Description

CCD영상 소자의 구조 및 제조방법CCD Image Device Structure and Manufacturing Method

제1a도는 스미어 감쇄를 고려하지 않은 CCD 영상소자의 구조 단면도.Fig. 1A is a structural cross sectional view of a CCD image element without smear attenuation.

제1b도는 제1a도의 a-a'선 전위 윤곽도.FIG. 1B is a-a 'line potential contour diagram of FIG. 1A;

제2a도 내지 제2f도는 종래 스미어 감쇄를 고려한 CCD 영상소자의 제조공정 단면도.2A to 2F are cross-sectional views of a manufacturing process of a CCD image device in consideration of conventional smear attenuation.

제2g도는 종래의 CCD 영상소자의 작동설명을 위한 참고도.Figure 2g is a reference diagram for explaining the operation of the conventional CCD image device.

제3a도 내지 제3e도는 본 발명의 스미어 감쇄를 고려한 CCD 영상소자의 제조공정 단면도.3A to 3E are cross-sectional views of a manufacturing process of a CCD image device in consideration of smear attenuation of the present invention.

제3f도는 본 발명의 CCD 영상소자의 작동 설명을 위한 참고도.Figure 3f is a reference diagram for explaining the operation of the CCD image device of the present invention.

제4a도는 제2g도의 b-b'선 전위윤곽도.4a is a b-b 'line potential profile of FIG. 2g.

제4b도는 제3f도의 c-c'선 전위윤곽도.4b is a c-c 'potential contour diagram of FIG. 3f.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : n형 기판 12 : OFD제어용 n형 영역11: n-type substrate 12: n-type region for OFD control

13 : 스미어 감쇄용 p+형 영역 14 : p형 에피층13: p + type region for smear attenuation 14: p type epi layer

15 : n형 모토다이오드 16 : n형 BCCD 영역15: n-type motor diode 16: n-type BCCD area

17 : 트랜스퍼 게이트 17a : 게이트전극17 transfer gate 17a gate electrode

18 : p+형 박막 O : 빛의 신호전하 출력영역18: p + type thin film O: signal charge output area of light

P : 신호전하전송채널영역 Q : 신호전하 축적 영역P: Signal charge transfer channel area Q: Signal charge accumulation area

R : 스미어 신호전하 매출영역R: Smear signal charge sales area

본 발명은 CCD 영상소자의 구조 및 제조방법에 관한 것으로, 특히 스미어 노이즈를 감쇄시키는데 적합하도록 한 것이다. 일반적으로 CCD(Charge Coupled Device)영상소자는 n형 기판에 p형 웰을 형성하고 이 p형 웰상에 소정간격을 두고 n형 포토 다이오드와 n형 VCCD(Vertical Charge Coupled Device)를 형성하고 상기 n형 포토 다이오드와 n형 VCCD 사이의 상측 부위에는 이들의 상호 연결을 위한 트랜스퍼 게이트를 형성한 구조로 되어 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure and a manufacturing method of a CCD image device, and is particularly suitable for attenuating smear noise. Generally, a CCD (Charge Coupled Device) imaging device forms a p-type well on an n-type substrate, forms an n-type photodiode and an n-type vertical charge coupled device (VCCD) at a predetermined interval on the p-type well, and the n-type The upper portion between the photodiode and the n-type VCCD has a structure in which a transfer gate for interconnecting them is formed.

상기 n형 VCCD는 BCCD(Buried Charge Coupled Device) 또는 SCCD(Surface Charge Coupled Device)의 구조로 만들 수 있으나 상기 SCCD는 현재 거의 사용되지 않고 있다.The n-type VCCD can be made of a structure of a burned charged coupled device (BCCD) or a surface charge coupled device (SCCD), but the SCCD is rarely used at present.

상기 CCD 영상소자의 일반적인 구조에서 화면에 나타나는 브루밍(Blooming) 현상을 감소시키기 위해 통상적으로 상기 n형 포토 다이오드의 하측에 OFD(Over Flow Drain)전압 조절을 위한 앤티 브루밍 바이어스(Auti-Blooming Bias)를 인가해 주었다. 즉 도시되지는 않았으나 전위우물에 축적된 신호전하가 오버 플로우 되는 것을 막아주기 위하여 소정의 전위 장벽을 형성하여 주었다.In order to reduce the blooming phenomenon on the screen in the general structure of the CCD image device, an anti-blooming bias for adjusting the over flow drain (OFD) voltage on the lower side of the n-type photodiode. ) Although not shown, a predetermined potential barrier was formed to prevent the signal charge accumulated in the potential well from overflowing.

상기 OFD전압 조절 방식으로는 HOFD(Horizontal Over Flow Drain)방식과 VOFD(Vertical Over Flow Drain)방식이 있다. 그러나 상기 HOFD방식은 클럭킹(Clocking)방식이기 때문에 각 포토 다이오드에 수평 방향으로 나란히 VCCD(Vertical Charge Coupled Device)가 형성되어야 하므로 포토 다이오드의 개구면적은 상대적으로 축소되어 필 팩터(Fill Factor)는 감소되고 CCD 영상소자의 감소는 떨어지게 된다.The OFD voltage control method includes a horizontal over flow drain (HOFD) method and a vertical over flow drain (VOFD) method. However, since the HOFD method is a clocking method, a vertical charge coupled device (VCCD) must be formed in each photodiode in parallel to each other so that the opening area of the photodiode is relatively reduced to reduce the fill factor. The reduction of the CCD imager falls.

현재 사용되는 OFD전압 조절 방식은 VOFD방식으로서, 두번에 걸친 이온주입공정을 실시하는 것에 의해 포토 다이오드 영역 하측에는 적절한 깊이의 셀로우(Shallow) p형 웰을 형성하고 기타 다른 영역에는 적절한 깊이의 딥(Deep) p형 웰을 형성함으로써 적절한 앤티 브루밍 바이오스가 인가되도록 하는 것이다.The OFD voltage control method currently used is VOFD method, which forms a shallow p-type well of a suitable depth under the photodiode region and a deep depth in other regions by performing two ion implantation processes. (Deep) p-type wells are formed so that an appropriate anti-blooming bios is applied.

상기 VOFD방식에 의해 형성된 CCD 영상소자의 구조는 제1a도에 나타낸 바와 같이 n형 기판(1)위에 n형 에피층(2)을 형성하고, 상기 n형 에피층(2)에 이온 주입 공정을 두번 실시하여 셀로우 p형 웰(3)과 딥 p형 웰(4)을 형성하고, 상기 셀로우 p형 웰(3) 상측에는 n형 포토 다이오드(5)를 상기 딥 p형 웰(4) 상측에는 n형 BCCD(6)를 형성하고 상기 n형 포토 다이오드(5)와 n형 BCCD(6) 사이에 상호연결을 위한 트랜스퍼 폴리게이트(7)와 n형 BCCD(6)의 클럭킹신호 인가를 위한 폴리게이트전극(7a)를 형성한 것이다.In the structure of the CCD image device formed by the VOFD method, as shown in FIG. 1A, an n-type epitaxial layer 2 is formed on an n-type substrate 1, and an ion implantation process is performed on the n-type epitaxial layer 2. The double p-type well 3 and the deep p-type well 4 are formed twice, and the n-type photodiode 5 is placed on the shallow p-type well 3 above the deep p-type well 4. An n-type BCCD 6 is formed on the upper side, and the clock signal of the n-type BCCD 6 and the transfer polygate 7 for interconnection between the n-type photodiode 5 and the n-type BCCD 6 are applied. The polygate electrode 7a is formed.

제1a도에 나타낸 바와 같이 빛(入)이 입사하여 n형 포토 다이오드(5)하측에 신호전하들이 생성되면 이 신호전하들은 트랜스퍼 폴리게이트(7)에 인가되는 하이레벨 신호에 의해 n형 BCCD(6)로 이동되어 하측에 저장되며 이어 이것은 통상의 CCD의 클럭킹에 의해 전송되어진다. 제1b도는 제1a도의 a-a'선에 따른 전위 윤곽도를 나타낸 것이다. 그러나 동시에 상기 n형 포토 다이오드(5)하측에 생성된 전하물은 딥 p형 웰(4)과 n형 BCCD(6) 사이에 표류하거나 또는 n형 기판(1)으로 흘러버림으로써 스미어 현상을 초래하기도 한다.As shown in FIG. 1A, when light enters and signal charges are generated below the n-type photodiode 5, these signal charges are converted to n-type BCCD by a high-level signal applied to the transfer polygate 7. 6) is stored on the lower side, which is then transmitted by clocking the normal CCD. FIG. 1B shows the dislocation contour diagram along the line a-a 'of FIG. 1A. At the same time, however, the charges generated under the n-type photodiode 5 are drifted between the deep p-type well 4 and the n-type BCCD 6 or flow into the n-type substrate 1 to cause a smear phenomenon. Sometimes.

또한 n형 기판(1)에 셔터 전압(약 30∼40V)을 인가할 경우 이 셔터 전압은 매우크므로 상기 전하물은 이셔터 전압에 의해 n형 기판(1)으로 흘러 버림으로써 더욱 큰 스미어 현상을 초래하기도 한다. 상기한 스미어 현상 방지를 위해 종래에는 고에너지로 p+형 이온주입을 실시하여 상기 n형 BCCD(6)와 딥 p형 웰(4)사이의 소정부위에 p+형 BPL(Blocking ptype layer)을 형성하였다. p+형 BPL을 이용한 종래의 CCD 영상소자 제조공정을 첨부된 제2a도 내지 제2g도를 참조하여 상술하면 다음과 같다.In addition, when the shutter voltage (about 30 to 40V) is applied to the n-type substrate 1, the shutter voltage is very large, so that the charges flow into the n-type substrate 1 by the shutter voltage. It may also result. In order to prevent the smear phenomenon, conventionally, p + type ion implantation is performed at high energy to form a p + type BPL (Blocking ptype layer) at a predetermined region between the n type BCCD 6 and the deep p type well 4. Formed. Referring to FIGS. 2A to 2G, a conventional CCD image device manufacturing process using a p + type BPL is described below.

먼저 제2a도와 같이 n형 기판(1)위에 n형 에피층(2)을 형성하고 OFD전압조절을 위해 제2b도와 같이 p형 이온 주입 공정을 두번 실시한다음 이온 확산을 위해 제2c도와 같이 일처리 공정을 실시함으로써 소정깊이의 셀로우 p형 웰(3)과 딥 p형 웰(4)을 형성한다.First, the n-type epitaxial layer 2 is formed on the n-type substrate 1 as shown in FIG. 2a, and the p-type ion implantation process is performed twice as shown in FIG. 2b to control the OFD voltage. By carrying out the steps, the shallow p-type wells 3 and the deep p-type wells 4 having a predetermined depth are formed.

이어 제2d도와 같이 상기 딥 p형 웰(4)의 소정부위에 고에너지(약 600KeV)의 장비를 이용하여 p+형 이온을 주입하여 p+형 BPL(Blocking ptype layer)(8)을 형성한다. 이 p+형 BPL(8)은 이후 BCCD에 축적된 신호전하가 기판의 셔터 전압으로 인해 기판측으로 빠져 버린다던가 또는 포토 다이오드 측에 생성된 신호 전하가 상기 BCCD측으로 전달되지 않고 기판측으로 흘러버리게 되는 스미어 현상을 방지하게 된다.Next, as illustrated in FIG. 2D, p + type ions are implanted into a predetermined portion of the deep p type well 4 using high energy (about 600 KeV) to form a p + type BPL (Blocking ptype layer) 8. . This p + type BPL 8 has a smear in which signal charges accumulated in BCCD are lost to the substrate side due to the shutter voltage of the substrate, or signal charges generated at the photodiode side flow to the substrate side without being transferred to the BCCD side. This will prevent the phenomenon.

이어 제2e도와 같이 상기 셀로우 p형 웰(3)상의 소정부위에 n형 이온을 주입하여 n형 포토 다이오드(5)를 형성하고 상기 p+BPL(8)상측부위에 n형 이온을 주입하여 n형 BCCD(6)를 형성한다. 이때 n형 포토 다이오드(5)의 표면에는 통상적으로 p+형 박막(9)을 형성한다.Next, as shown in FIG. 2E, n-type ions are implanted into a predetermined portion on the shallow p-type well 3 to form an n-type photodiode 5, and n-type ions are implanted into the upper portion of the p + BPL 8. An n-type BCCD 6 is formed. At this time, the p + type thin film 9 is typically formed on the surface of the n-type photodiode 5.

다음으로 제2f도와 같이 상기 n형 포토 다이오드(5)와 n형 BCCD(6)의 표면 상측사이에 이들을 상호연결시키기 위한 트랜스퍼 폴리게이트(7) 및 BCCD 클럭신호 인가용 폴리게이트전극(7a)을 폴리실리콘을 이용하여 형성한다. 이때 트랜스퍼 게이트로서 폴리실리콘대신 알루미늄과 같은 금속을 사용할 수도 있으나 금속은 전달특성이 좋지 않으므로 거의 사용되지 않는다.Next, as shown in FIG. 2F, the transfer polygate 7 and the polygate electrode 7a for applying the BCCD clock signal for interconnecting the n-type photodiode 5 and the upper surface of the n-type BCCD 6 are connected. It is formed using polysilicon. In this case, a metal such as aluminum may be used instead of polysilicon as the transfer gate, but the metal is rarely used since the transfer property is not good.

제2g도는 상기공정에 의해 완성된 CCD 영상소자의 동작을 설명하기 위한 참고도를 나타내는 것이다.FIG. 2G shows a reference diagram for explaining the operation of the CCD image element completed by the above process.

이를 참조하여 동작을 설명하기로 한다.The operation will be described with reference to this.

먼저 n형 포토 다이오드(5)에 빛(入)이 입사되면 n형 포토 다이오드(5)와 셀로우 p형 웰(3) 사이의 영역인 빛 신호전하 출력 영역(O)에는 신호 전하가 생성된다. 이 신호 전하들은 트랜스퍼 폴리게이트(7)에 하이 레벨의 구동신호가 인가되면 n형 포토 다이오드(5)와 n형 BCCD(6)의 사이의 영역인 신호전하 전송 채널 영역(P)을 거쳐 n형 BCCD(6)에 인접한 영역인 신호전하축적영역(Q)에 스토어(Store)된다.First, when light enters the n-type photodiode 5, signal charges are generated in the light signal charge output region O, which is an area between the n-type photodiode 5 and the shallow p-type well 3. . These signal charges are n-type through the signal charge transfer channel region P, which is an area between the n-type photodiode 5 and the n-type BCCD 6 when a high level driving signal is applied to the transfer polygate 7. Stored in the signal charge storage area Q which is an area adjacent to the BCCD 6.

이어 상기 신호전하 축적영역(Q)에 스토어된 신호전하는 통상의 CCD 클럭킹동작에 의해 HCCD(Horizontal Charge Coupled Device)(도시되지 않음)로 이동하게 된다. 이때 상기 빛신호전하 출력영역(O)에서 생성된 신호전하가 신호전하 전송 채널영역(P)을 통과하지 못하고 딥 p형 웰(4)과 p+형 BPL(8)사이의 영역인 스미어 신호 배출영역(R)으로 빠져 버리게 되면 CCD 영상소자의 화면에는 스미어 현상이 발생하게 된다. 그러나 여기서는 제2g도의 b-b'선에 따른 전위 윤곽을 나타내는 제4a도에서와 같이 상기 p+형 BPL(8)의 높은 전위 장벽으로 인해 신호전하가 스미어 신호 배출영역(R)으로 빠져 나가는 것을 어럽게 하므로 스미어 현상을 감소시키게 된다. 실제로는 n형 기판(1)측으로 빠져나가는 스미어 신호보다 n형 BCCD(6)측에 표류되어 있는 신호전하가 더 문제가 된다.Subsequently, the signal charges stored in the signal charge storage region Q are moved to a horizontal charge coupled device (HCCD) (not shown) by a normal CCD clocking operation. At this time, the signal charge generated in the light signal charge output region O does not pass through the signal charge transmission channel region P, and the smear signal is discharged, which is an area between the deep p-type well 4 and the p + type BPL 8. If it falls into the area R, a smear phenomenon occurs on the screen of the CCD image element. However, here, as shown in FIG. 4A, which shows the potential contour along the line b-b 'of FIG. 2G, the high potential barrier of the p + type BPL 8 prevents the signal charge from escaping into the smear signal emission region R. FIG. This reduces the smear phenomenon. In reality, the signal charge drifting on the n-type BCCD 6 side becomes more problematic than the smear signal that exits to the n-type substrate 1 side.

상기 종래 구조는 앤티 브루밍 바이어스 인가를 위해 p형 이온 주입공정을 두번 실시하여 플래트형 셀로우 p형 웰과 딥 p형 웰을 형성하였으나 셀로우 p형 웰을 하트형상으로 형성할 수도 있다. 또한 상기 p형 웰을 전체적으로 평탄하게 형성하되 이온주입 공정시 포토 다이오드 하측과 BCCD 하측 부분의 농도를 다르게 조정하여 스미어 현상의 방지와 OFD전압조절을 이루기 위한 CCD 영상소자의 구조 및 방법이 연구되고 있으나 아직 이온주입 공정의 어려움으로 인해 아직까지 사용되지 못하고 있다. 지금까지 설명한 제2도의 구조 및 제조공정에 띠르면 다음과 같이 문제점이 발생한다.In the conventional structure, a flat p-type well and a deep p-type well are formed by performing a p-type ion implantation process twice to apply an anti-blooming bias, but the p-type well may be formed in a heart shape. In addition, the structure and method of the CCD image device for forming the p-type well as a whole but adjusting the concentration of the lower portion of the photodiode and the lower portion of the BCCD during the ion implantation process to prevent the smear phenomenon and to control the OFD voltage have been studied. It is not yet used due to the difficulty of ion implantation process. According to the structure and manufacturing process of Figure 2 described so far, the following problems occur.

첫째, p+형 BPL형성을 위한 p+형 이온 주입 장비가 고가일 뿐만 아니라 이 장비의 용도는 제한되어 있으므로 인해 실용적이지 못하다.First, because only a p + type p + type ion implantation equipment for forming a high BPL as the use of this equipment has been limited because not practical.

둘째, p+형 이온 주입시에는 약 600KeV정도의 고에너지가 사용되므로 이온 주입시 기판표면에 디펙트(Defect)를 줄 수 있다.Second, since high energy of about 600 KeV is used in p + type ion implantation, defects can be given to the surface of the substrate during ion implantation.

따라서 p+형 BPL형성에 의해 스미어 감쇄 효과는 있으나 상기 디펙트에 의한 노이즈 발생이 우려되므로 p+형 BPL형성을 위한 고도의 공정 기술을 요구하게 된다. 본 발명은 상기 문제점들을 제거키 위한 것으로 제조공정을 단축시킬 수 있을 뿐만 아니라 용이하게 실시할 수 있는 CCD 영상소자의 제조방법을 제공하는데 그 목적이 있다. 또한 OFD 전압 조절 및 스미어 감쇄를 위한 새로운 CCD 영상소자의 구조를 제공하는데 그 목적이 있다.Therefore, the smear damping effect by the p + type formed BPL, but would require a high degree of process technologies for the p + type BPL formed because a possibility that noise is generated due to the defect. Disclosure of Invention The present invention aims at eliminating the above problems and to provide a method of manufacturing a CCD image device which can be easily implemented as well as shortening the manufacturing process. It also aims to provide a new CCD imager for OFD voltage regulation and smear reduction.

상기 목적을 달성하기 위한 것으로서 n형 기판상에 소정간격을 두고 n형 및 고농도의 p+형 이온을 주입후 열처리하여 OFD제어용 n형 영역과 스미어 감쇄용 p+형 영역을 형성하는 스텝, 전체적으로 p형 에피층을 소정두께로 성장시키기 위한 스텝, 상기 p형 에피층 표면중 OFD제어용 n형 영역과 스미어 감쇄용 p+영역 상측부위에 각각 n형 이온 주입을 실시하여 수평방향으로 소정간격을 두고 n형 포토 다이오드와 n형 BCCD를 형성하는 스텝, 상기 n형 포토 다이오드와 n형 BCCD의 표면상측에 걸쳐 이들을 상호 연결하기 위한 트렌스퍼 게이트를 형성하기 위한 스텝을 순차적으로 포함한다.In order to achieve the above object, a step of forming an OFD-controlled n-type region and a smudge attenuation p + -type region by injecting and heat-treating n-type and high-concentration p + -type ions at a predetermined interval on the n-type substrate, and overall p A step for growing the epitaxial layer to a predetermined thickness, n-type ion implantation in the upper portion of the n-type region for OFD control and the smear attenuation p + region on the surface of the p-type epitaxial layer respectively, n with a predetermined interval in the horizontal direction And forming a transfer gate for interconnecting the n-type photodiode and the n-type BCCD over the surface of the n-type photodiode and the n-type BCCD.

또한 상기 목적을 달성하기 위하여 p형 에피층으로 둘러 쌓아 n형 포토 다이오드와 n형 BCCD 영역 및 이들을 상호 연결하기 위한 트랜스퍼 게이트를 포함한 CCD 영상소자에 있어서, 상기 n형 포토 다이오드와 n형 BCCD 영역하측의 n형 기판과 p형 에피층 사이에 각각 소정의 깊이와 폭을 갖는 OFD 제어용 n형 영역과 스미어 감쇄용 p+형 영역을 수평방향으로 소정간격을 두고 형성한다. 본 발명에 따른 CCD 입상소자의 제조공정을 첨부된 제3a도 내지 제3f도를 참조하여 설명하면 다음과 같다.Further, in order to achieve the above object, a CCD image device including an n-type photodiode and an n-type BCCD region surrounded by a p-type epitaxial layer and a transfer gate for interconnecting them, the lower side of the n-type photodiode and n-type BCCD region An OFD control n-type region and a smear attenuation p + -type region each having a predetermined depth and width are formed between the n-type substrate and the p-type epitaxial layer at predetermined intervals in the horizontal direction. The manufacturing process of the CCD granular element according to the present invention will be described with reference to FIGS. 3A to 3F.

먼저 제3a도와 같이 스타팅 물질로서 n형 기판(11)상의 소정부위에 n형 이온을 구입하고 제3b도와 같이 n형 이온이 주입된 부위와 수평방향으로 소정간격만큼 떨어진 부위의 n형 기판(11)상에 p+이온을주입한다. 그리고 제3c도와 같이 열처리를 행하여 상기 주입된 n형 이온과 p+형 이온을 확산시킴으로써 소정간격을 두고 OFD 제어용 n형 영역(12)과 스미어 감쇄용 p+형 영역(13)을 형성한 다음 그위에 전체적으로 p형 에피층(14)을 형성한다. 여기서 상기 OFD 제어용 n형 영역(12)과 스미어 감쇄용 p+형 영역(13)사이의 소정간격은 스미어 신호가 n형 기판(11)으로 빠져나가는 통로 역활을 하며, 상기 p형 에피층(l4)은 제2도에 나타낸 종래 구조에서 p형 웰(3), (4)과 동일한 기능을 한다.First, n-type ions are purchased at predetermined portions on the n-type substrate 11 as starting materials as shown in FIG. 3a, and n-type substrates 11 at portions spaced apart by a predetermined distance in the horizontal direction from regions where n-type ions are implanted as shown in FIG. 3b. Inject p + ions onto the. Heat treatment is performed as shown in FIG. 3C to diffuse the implanted n-type ions and p + -type ions to form the OFD-controlled n-type region 12 and the smear attenuation p + -type region 13 at a predetermined interval. The p-type epitaxial layer 14 is formed on the whole. The predetermined interval between the OFD control n-type region 12 and the smear attenuation p + type region 13 serves as a passage through which a smear signal escapes to the n-type substrate 11, and the p-type epitaxial layer l4. Has the same function as the p-type wells 3 and 4 in the conventional structure shown in FIG.

이어 제3d도와 같이 p형 에피층(14)표면층 상기 OFD 거1어용 n형 영역(12)과 스미어 감쇄용 p+형 영역(13)상측 부위에 각각 n형 이온을 주입하여 n형 포토 다이오드(15)와 n형 BCCD(16)를 형성한다. 이때 통상적으로 상기 n형 포토 다이오드(15)의 표면에는 p+형 박막(8)을 형성한다.Subsequently, as shown in FIG. 3D, the n-type ion is implanted into the p-type epitaxial layer 14 and the upper portion of the n-type region 12 for the OFD macronization and the p + -type region 13 for the smear reduction. 15) and n-type BCCD 16 are formed. In this case, a p + type thin film 8 is formed on the surface of the n-type photodiode 15.

이어 제3e도와 같이 상기 n형 포토 다이오드(15)와 n형 BCCD(16) 사이의 표면 상측과 n형 BCCD 표면에 걸쳐 이들을 상호 연결시키기 위한 트랜스퍼 게이트(17) 및 BCCD 클럭신호 인가용 게이트전극(17a)을 폴리실리콘을 물질로 이용하여 형성한다. 이 트랜스퍼 게이트(17)의 형성물질로서 알루미늄과 같은 금속을 사용할수도 있다. 제3f도는 상기 공정에 의해 제조된 CCD 영상소자의 작동을 설명하기 위한 참고도로서 이를 참조하여 작동을 설명하기로 한다.Subsequently, as shown in FIG. 3E, the transfer gate 17 and the gate electrode for applying the BCCD clock signal are connected to each other over the surface of the n-type photodiode 15 and the n-type BCCD 16 and across the n-type BCCD surface. 17a) is formed using polysilicon as the material. A metal such as aluminum may be used as the material for forming the transfer gate 17. 3F is a reference diagram for explaining the operation of the CCD image device manufactured by the above process, and the operation will be described with reference to the drawing.

먼저 n형 포토 다이오드(15)의 표면에 빛(入)이 입사되면 n형 포토 다이오드(15) 하측의 빛의 신호전하출력영역(O)에는 신호전하가 생성되고 이 신호 전하들은 상기 트랜스퍼 게이트(17)에 하이 레벨 신호가 인가되면(즉 턴온되면) p형 에피층(14)인 신호 전하 전송 채널영역(P)을 통해 n형 BCCD(16)하측 부위인 신호전하 축적영역(Q)으로 이동되어 스토어된다.First, when light enters the surface of the n-type photodiode 15, signal charges are generated in the signal charge output region O of the light below the n-type photodiode 15, and the signal charges are transferred to the transfer gate ( 17, when the high level signal is applied (that is, turned on), the signal charge transfer channel region P, which is the p-type epilayer 14, is moved to the signal charge accumulation region Q, which is the lower portion of the n-type BCCD 16. And stored.

이어 도시되지는 않았으나 각 n형 BCCD(16)측의 신호전하 축적 영역(Q)에 스토어된 신호 전하들은 CCD 클럭킹 동작에 의해 HCCD로 이동된다. 이때 빛의 신호전하 출력영역(O)으로부터 신호전하 전송 채널영역(P)을 통해 신호전하 축적 영역(Q)에 이르지 못한 신호 전하들로 인해 스미어 현상이 발생하게 된다. 여기서 이 스미어 신호전하들은 아예 n형 기판(11)측으로 빠져 버리면 CCD 영상소자의 화면에 덜 영향을 주나 BCCD 하측에 표류하고 있으면 더 큰 영향을 주게된다.Although not shown, signal charges stored in the signal charge accumulation region Q on each n-type BCCD 16 side are transferred to the HCCD by a CCD clocking operation. At this time, smear phenomenon occurs due to signal charges that do not reach the signal charge accumulation region Q from the signal charge output region O of the light through the signal charge transfer channel region P. In this case, the smear signal charges are less likely to affect the screen of the CCD image element if they fall out toward the n-type substrate 11, but have a greater effect if they are drifting below the BCCD.

왜냐하면, 복수개의 CCD 영상소자가 고체 촬상 소자에 사용될 경우 하나의 포토 다이오드에서 생성된 신호전하가 BCCD 하측에 표류하고 있다가 또 다른 포토 다이오드에서 생성된 신호전하에 영향을 주게 되기 때문이다. 본 발명에 따른 구조에서는 제3f도와 같이 n형 BCCD(16)하측에 스미어 감쇄용 p+형 영역(13)이 형성되어 있으므로 이곳에 높은 전위장벽을 형성하게 된다.This is because, when a plurality of CCD image elements are used in the solid state image pickup device, the signal charges generated by one photodiode drift below the BCCD and affect the signal charges generated by another photodiode. In the structure according to the present invention, since the smear attenuation p + type region 13 is formed below the n-type BCCD 16 as shown in FIG. 3f, a high potential barrier is formed therein.

따라서 스미어신호는 이곳에 머무르지 못하고 전위장벽이 없는 스미어 신호 배출 영역(R)을 통해 n형 기판(11)으로 빠져 나가게 된다.Therefore, the smear signal does not stay here and exits to the n-type substrate 11 through the smear signal emission region R having no potential barrier.

제3f도의 c-c'선에 따른 전위윤곽을 제4b도에 나타내었다.The potential contour along the c-c 'line of FIG. 3f is shown in FIG. 4b.

제4b도에 나타낸 바와 같이 스미어 감쇄용 p+형 영역(13)상에는 높은 전위장벽과 넓은 중립영역이 형성되어 있으므로 스미어 신호는 이곳에 머무르지 못하고 상기 OFD전압제어용 n형 영역(12)과 스미어 감쇄용 p+형 영역(13)사이의 소정간격부위인 전위 장벽이 매우 낮은 스미어 신호 배출 영역(R)을 통해 n형 기판(11)으로 빠져 나가게 된다.As shown in FIG. 4B, since the high potential barrier and the wide neutral region are formed on the smear attenuation p + type region 13, the smear signal does not stay there and the OFD voltage control n type region 12 and smear attenuation are The potential barrier, which is a predetermined interval between the p + type regions 13, exits to the n type substrate 11 through the very low smear signal emission region R.

이상과 같이 본 발명에 의하면 다음과 같은 효과가 있다.As described above, the present invention has the following effects.

첫째, 종래 제조공정에 비해 고가의 이온 주입 장비가 필요치 않으므로 경제적일 뿐만 아니라 이온주입시 고에너지를 필요로 하지 않으므로 기판의 디펙트를 방지할 수 있다.First, it is economical and does not require expensive ion implantation equipment as compared to the conventional manufacturing process, it is possible to prevent the defect of the substrate because it does not require high energy during ion implantation.

둘째, 종래 제조공정에 비해 고정밀도를 요구하지 않으므로 신속하게 공정을 진행할 수 있다.Second, it does not require a higher precision than the conventional manufacturing process it can proceed quickly.

세째, 종래 구조에 비해 더 뛰어난 스미어 감쇄 특성을 갖는다.Third, it has better smear attenuation characteristics than the conventional structure.

Claims (2)

n형 기판상의 소정부위에 n형 이온을 주입하고 n형 이온이 주입된 부위와 수평방향으로 소정 간격 만큼 떨어진 부위에 p+형 이온을 주입하는 스텝, 열처리를 실시하여 상기 주입된 n형 이온과 p+형 이온을 확산시킴으로써 소정폭과 깊이를 갖는 OFD 제어용 n형 영역과 스미어 감쇄용 p+형 영역을 형성하는 스텝, 전체적으로 p형 에피층을 소정두께로 성장시키기 위한 스텝, 상기 p형 에피층의 표면중 상기 OFD 제어용 n형 영역과 스미어 감쇄용 p+형 영역 상측의 부위에 각각 n형 이온을 주입하여 n형 포토 다이오드와 n형 BCCD을 형성하기 위한 스텝, 상기 n형 포토 다이오드와 n형 BCCD 사이의 표면과 n형 BCCD의 표면 상측 이들을 상호 연결하기 위한 트랜스퍼 게이트 및 BCCD 클럭신호 인가용 게이트 전극을 형성하기 위한 스텝이 순차적으로 포함됨을 특징으로 하는 CCD 영상소자의 제조방법.injecting n-type ions into a predetermined portion on the n-type substrate and injecting p + -type ions into a portion spaced apart by a predetermined distance in a horizontal direction from the portion where the n-type ions have been implanted; diffusing p + -type ions to form an n-type region for OFD control and a p + -type region for smear attenuation having a predetermined width and depth, a step for growing ap-type epitaxial layer to a predetermined thickness as a whole, the p-type epitaxial layer Forming n-type photodiodes and n-type BCCDs by implanting n-type ions into portions of the surface of the OFD-controlled n-type region and the smear attenuation p + -type region, respectively, the n-type photodiode and n-type Steps for forming a transfer gate for connecting the surfaces between the BCCD and the upper surface of the n-type BCCD and the gate electrode for applying the BCCD clock signal are sequentially included. The method of manufacturing an imaging element CCD. p형 에피층으로 둘러쌓인 n형 포토다이오드와 n형 BCCD 및 이들을 상호 연결하기 위한 트랜스퍼 게이트와 BCCD 클럭신호 인가용 게이트 전극을 포함하는 것에 있어서, n형 기판과 상기 p형 에피층사이의 영역중 상기 n형 포토 다이오드와 n형 BCCD 하측 부위에 각각 소정깊이와 폭을 갖는 OFD 전압제어용 n형 영역과 스미어 감쇄용 p+형 영역을 수평방향으로 소정간격을 두고 형성한 것을 특징으로 하는 CCD 영상소자의 구조.An n-type photodiode and n-type BCCD surrounded by a p-type epi layer, a transfer gate for interconnecting them and a gate electrode for applying a BCCD clock signal, comprising: an area between an n-type substrate and the p-type epi layer A CCD image element having an n-type photodiode and an n-type region for controlling voltage and a p + -type region for smear attenuation having a predetermined depth and width, respectively, formed at a predetermined interval in a horizontal direction at a lower portion of the n-type photodiode and the n-type BCCD Structure.
KR1019900006730A 1990-05-11 1990-05-11 Method of producing a ccd image sensor KR920007355B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019900006730A KR920007355B1 (en) 1990-05-11 1990-05-11 Method of producing a ccd image sensor
DE4115060A DE4115060C2 (en) 1990-05-11 1991-05-08 CCD image sensor and method for its production
SU4895484/25A RU2025830C1 (en) 1990-05-11 1991-05-08 Structure of former of image signals on charge-coupled device and process of manufacture of former of image signals
GB9109966A GB2245423B (en) 1990-05-11 1991-05-10 Structure and method for fabrication of a CCD image sensor
FR9105703A FR2662852B1 (en) 1990-05-11 1991-05-10 STRUCTURE AND METHOD FOR MANUFACTURING A CCD IMAGE SENSOR.
JP3107229A JP2641809B2 (en) 1990-05-11 1991-05-13 CCD image element
NL9100825A NL9100825A (en) 1990-05-11 1991-05-13 STRUCTURE AND METHOD FOR MANUFACTURING A CCD IMAGE SENSOR.
US08/011,110 US5276341A (en) 1990-05-11 1993-01-29 Structure for fabrication of a CCD image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006730A KR920007355B1 (en) 1990-05-11 1990-05-11 Method of producing a ccd image sensor

Publications (2)

Publication Number Publication Date
KR910020919A KR910020919A (en) 1991-12-20
KR920007355B1 true KR920007355B1 (en) 1992-08-31

Family

ID=19298928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006730A KR920007355B1 (en) 1990-05-11 1990-05-11 Method of producing a ccd image sensor

Country Status (7)

Country Link
JP (1) JP2641809B2 (en)
KR (1) KR920007355B1 (en)
DE (1) DE4115060C2 (en)
FR (1) FR2662852B1 (en)
GB (1) GB2245423B (en)
NL (1) NL9100825A (en)
RU (1) RU2025830C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100090189A (en) * 2009-02-05 2010-08-13 소니 주식회사 Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002645B1 (en) * 1992-04-03 1996-02-24 엘지반도체주식회사 Charge transferring device and solid state image picking-up device
KR0130959B1 (en) * 1992-06-03 1998-04-14 쓰지 하루오 Solid state imaging device and method of manufacture therefor
DE4329838B4 (en) * 1993-09-03 2005-09-22 Hynix Semiconductor Inc., Ichon Solid-state image sensor
JP2003248097A (en) 2002-02-25 2003-09-05 Konica Corp Radiation image conversion panel and its production method
JP5375142B2 (en) * 2009-02-05 2013-12-25 ソニー株式会社 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP5375141B2 (en) * 2009-02-05 2013-12-25 ソニー株式会社 Solid-state imaging device, method for manufacturing solid-state imaging device, driving method for solid-state imaging device, and electronic apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3168333D1 (en) * 1980-09-19 1985-02-28 Nec Corp Semiconductor photoelectric converter
JPS5819080A (en) * 1981-07-27 1983-02-03 Sony Corp Solid-state image sensor
JPH0614544B2 (en) * 1983-10-03 1994-02-23 松下電子工業株式会社 Method of manufacturing solid-state imaging device
JPS60169165A (en) * 1984-02-10 1985-09-02 Hitachi Ltd Solid image sensor element
JP2610010B2 (en) * 1984-02-29 1997-05-14 ソニー株式会社 Vertical overflow image sensor
JPS6156583A (en) * 1984-08-27 1986-03-22 Sharp Corp Solid-state image pickup device
JPH07107928B2 (en) * 1986-03-25 1995-11-15 ソニー株式会社 Solid-state imaging device
JP2573582B2 (en) * 1986-09-05 1997-01-22 日本電気株式会社 Method for manufacturing solid-state image sensor
JPH07120774B2 (en) * 1986-12-05 1995-12-20 松下電子工業株式会社 Solid-state imaging device
JPH01207964A (en) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd Solid-state image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100090189A (en) * 2009-02-05 2010-08-13 소니 주식회사 Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus

Also Published As

Publication number Publication date
FR2662852B1 (en) 1996-12-27
RU2025830C1 (en) 1994-12-30
DE4115060C2 (en) 1997-07-31
NL9100825A (en) 1991-12-02
GB9109966D0 (en) 1991-07-03
JP2641809B2 (en) 1997-08-20
GB2245423B (en) 1994-02-02
JPH0774334A (en) 1995-03-17
DE4115060A1 (en) 1991-12-19
GB2245423A (en) 1992-01-02
FR2662852A1 (en) 1991-12-06
KR910020919A (en) 1991-12-20

Similar Documents

Publication Publication Date Title
KR100262774B1 (en) Top bus virtual phase frame interline transfer ccd image sensor
US4593303A (en) Self-aligned antiblooming structure for charge-coupled devices
US4984047A (en) Solid-state image sensor
US5859462A (en) Photogenerated carrier collection of a solid state image sensor array
US6441411B2 (en) Solid-state image sensor having a substrate with an impurity concentration gradient
US5118631A (en) Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
US6351001B1 (en) CCD image sensor
EP0521137A1 (en) Blooming control and reduced image lag in interline transfer ccd area image sensor
KR920007355B1 (en) Method of producing a ccd image sensor
WO1990016083A1 (en) Charge-coupled imager with dual gate anti-blooming structure
CN100474607C (en) Solid-state imaging device and manufacturing method thereof
JP2677579B2 (en) Charge-coupled device and camera equipped with this device
JPS6216599B2 (en)
EP0059547B1 (en) Clock controlled anti-blooming for virtual phase ccd's
JPH0244771A (en) Ccd frame transfer photosensitive matrix having vertical type blooming-proof system
US5276341A (en) Structure for fabrication of a CCD image sensor
EP0069649B1 (en) Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
US5397730A (en) Method of making a high efficiency horizontal transfer section of a solid state imager
JPH0689998A (en) Solid image pickup device
US4958207A (en) Floating diode gain compression
JPH08264747A (en) Solid-state picturization device having container-lateral-side overflow-drain inplant,and its manufacture
KR970004049A (en) Light-receiving portion structure of solid-state image sensor and manufacturing method thereof
KR0123048Y1 (en) Ccd image sensor
Sequin et al. Measurements on a charge-coupled area image sensor with blooming suppression
KR940008027B1 (en) Ccd solid state imager and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090820

Year of fee payment: 18

EXPY Expiration of term