KR920006790B1 - 데이타 처리카드 시스템 및 그 구성 방법 - Google Patents

Abstract

내용없음.

Description

데이타 처리카드 시스템 및 그 구성 방법

제1도는 데이타 처리카드 시스템의 사시도.

제2도는 대향 절연 플라스틱층 사이에서 협지된 기저 캐리어와 가요성 박막 캐리어를 보여주는 데이타 처리 카드 시스템의 부분 절단 분해 사시도.

제3도는 제1도의 3-3선을 따라서 취한 데이타 처리 카드 시스템의 단면도.

제4도는 기저 캐리어의 대향면위에 구성된 도선 패턴에 의한 전기적 상호작용을 위해 다수의 회로칩 소자가 장착된 제1 및 제2가요성 박막 캐리어를 사이에서 협지된 기저 캐리어를 보여주는 데이타 처리 카드 시스템의 한 실시예의 분해 사시도.

제5도는 회로칩 소자를 담지하는 표면을 보여주는 제2가요성 박막 캐리어의 사시도.

제6도는 제1 혹은 제2박막 캐리어와 그 위의 회로 칩 위치 정렬을 보여주는 부분 분해 사시도.

제7도는 제6도의 7-7선을 따라 취한 제1 혹은 제2가요성 박막 캐리어의 단면도.

제8도는 칩을 결합하는 가요성 박막 캐리어의 사시도.

제9도는 확장된 기저 캐리어를 보여주는 데이타 처리 카드 시스템의 일 실시예의 단면도.

* 도면의 주요부분에 대한 부호의 설명

12 : 카드 14 : 회로 칩 소자

18 : 절연테이프층 20 : 도전층

24 : 도선 26 : 활성영역

28 : 모선 박막 32 : 기저 캐리어 도선

36 : 접속핀 38 : 측면

40 : 제1기저 도선 패턴 46 : 하우징

48 : 칩핀 54 : 기저캐리어의 하부면

56 : 하부면도선 58 : 제2기저 도선 패턴

62 : 연결구 66 : 칩연결가요성 캐리어

본 발명은 데이타 처리 시스템에 관한 것이다. 특히 본 발명은 카드형 부재의 기하적 평면내에 조성된 데이타 처리 시스템에 관한 것이다. 더 자세히 하자면 본 발명은 최소한 1개의 가요성 박막 캐리어 위에 장착된 다수의 회로 칩 소자를 포함하는 데이타 처리 시스템에 관한 것이다.

종래의 기술에 있어서 데이타 처리 시스템들은, 미국특허 제4,295,041호에서 보듯이 마이크로 프로세서를 포함하는 휴대형의 데이타 캐리어가 있어왔다. 그러나 그러한 종래의 시스템에서는 판독 전용 기억(ROM)회로가 있는데 이것은 전기적으로 변경가능한 프로그램 판독 전용 기억 시스템을 지칭하는 것은 아니다. 부연하면 그러한 종래의 기술에서는 본 발명 개념에서 제시된 바 처럼 전반적 데이타 처리 시스템을 위해 마련된 충분한 회로를 담지하는 표준형 크레디트 카드를 삽입하기가 불가능하였다.

다른 종래 기술에서는 미국특허 제4,211,919호에서 보는 바와같이 역시 마이크로 프로세싱 시스템을 포함하는 휴대용 데이타 캐리어가 있어왔다. 그러나 그러한 종래기술에서는 기하적 한정으로 카드형의 틀안에 논리회로를 조밀하게 짜넣기가 불가능하였다. 종래의 시스템들은 본 발명 개념에서 제시된 바와같이 전기적 논리 시스템속에 직접 되어진 기저 캐리어층이 없다.

데이타 처리 카드 시스템은 그 위에 최소 1개의 회로 칩 소자가 장착되기 위한 메카니즘을 포함한다. 기저 캐리어 메카니즘은 회로 칩 소자 장착 메카니즘에 인접하여 위치한다. 기저 캐리어 메카니즘은 첫째로 그위에 구성된 일정의 전기 도선 패턴을 가지고 있고, 전기적 패턴은 회로 칩 소자의 일정 접촉면적과 전기적으로 결합되어져 있다. 또한 결합된 기저 캐리어 메카니즘과 회로 칩 소자 장착 메카니즘을 외적 환경으로부터 견실하게 절연시키기 위한 메카니즘이 있다.

제1도, 제2도 및 제3도를 참조해보면 카드(12)의 전반적인기하적 외형을 이루는 견실하게 밀폐된 하우징(46)안에 캡슐화되어진 전체 데이타 처리 카드 시스템(10)을 생산하기 위한 논리 전자 회로 내장(package)기술을 제공하는 데이타 처리 카드 시스템(10)이 나타나 있다.

제1도에서 보듯이 데이타 처리 카드 시스템(10)은 카드부재(12) 또는 다른 형태의 평면 부재의 형태로 박형하우징(46)속에 캡슐화되고 내장되어 있다.

다음 절에서 보겠지만 여기에서 서술된 전반적 내장 기법 및 구조에서 규정된 데이타 처리 카드 시스템(10)은, 데이타처리 카드 시스템(10)이 내장되어 있는 논리회로에 손상을 가할 수 있는 광범한 외적 조건속에서 사용될 수 있기 위해 외부환경에 대해 견실하게 밀폐되어져 있다.

전반적 개념에서 보면, 데이타 처리 시스템(10)은 조밀한 내장 개념으로 칩 전자 회로의 견실한 밀봉을 포함한 박형의 미세화된 내장 설계속에 다수의 논리 칩 회로를 갖추고 있다. 제2도에서 보여지는 집적 회로 칩 소자(14)들은 기술적으로 공지된 것들이며, 이들은 논리회로 칩, 칩 메모리 소자, 및/또는 그 조합들이다.

회로 칩 소자(14)는 명명번호 2816으로 인텔(INTEL)사에 의해 상업적으로 생산되고 있는 것과 같은 전기적으로 소거가능한 프로그램가능 판독 전용 기억장치(EPROM)의 유형들이다. 이 유형의 기억 칩 소자(14)는 판독 모드에서는 5.0볼트로, 기입/소거 모드에서는 약 21.0 볼트의 전압 펄스를 가함으로써 동작한다. 인텔사의 기억 칩 소자의 모델번호 2816의 전기적 소거/기입 능력은 비휘발성(non-volatile) 소거 및 기입 모드를 요구하는 다양한 응용이 가능하다.

제1도, 제2도 및 제3도에서 보여지는 실시예에서, 데이타 처리카드 시스템(10)은 그안에 회로 칩 소자(14)를 장착시키기 위한 메카니즘에 결합되어 있는 다수의 회로 칩 소자(14)를 포함한다. 회로 칩 소자(14)들은 많은 공지된 기술중의 하나를 사용하여 제1가요성 박막 캐리어(16)위에 장착되어 진다. 회로 칩 소자(14)들을 제1가요성 박막 캐리어에 장착시키는 한 기술은 미국특허 제4,380,042호에 적시 서술된 뚜렷한 개량점과 함께 미국특허 제3,689,991호에 명확하게 적시, 서술되어 있다. 회로 칩 소자(14)들은 그것을 전체 데이타 처리 시스템(10)에 접속시키는 독특한 회로 설계를 포함하는 제1가요성 박막 캐리어(16)에 도선 접착 되어져 있다.

제6도 및 제7도를 참조하면, 회로 칩 소자(14)들을 위한 장착 메카니즘과 구조가 표시되어 있다. 제6도에서 볼수 있는 것처럼, 부분 절단사시도에서 제1가요성 박막 캐리어(16)는 명료성을 위해 제거된 한개의 회로 칩 소자(14)의 함께 나타나 있다. 제6도에서 보여지는것처럼 회로 칩 소자(14)는 제1가요성 박막 캐리어(16)의 하부에 정열할 수 있다. 그러나 회로 칩 소자(14)는 기술적으로 공지된 바와같이 표면위에 장착될 수 있다.

가요성 박막 캐리어(16)는 전기적으로 절연되어진 절연테이프층(18)과 전기적으로 도전되고 접착성의 적층 또는 유사한 기술에 의해 절연테이프층(18)에 고착되어진, 전체적 개념에는 중요하지 않은, 박막편 또는 도전층(20)을 포함한다.

제6도 및 제7도는 시각적 관찰의 명료성을 위해 두께가 확대되었다. 그러나 결합되어진 절연테이프층(18) 및 도전층(20)의 전체 두께는 약 0.19㎜(0.0075인치)인 제1가요성 박막 캐리어(16)의 전체적으로 우선적인 치수 두께를 포함하여 0.127 내지 0.254㎜(0.005 내지 0.01인치)의 추정 치수두께 범위안에 있을 수 있다.

도전층(20)은 0.0025 내지 0.013㎜(0.0001 내지 0.0005인치)의 추정 범위안의 두께이다. 부연하면, 전체 제1가요성 박막 캐리어(16)에 계량적 치수를 부여하기 위하여, 여기서 서술된 유형의 칩 회로소자(14)는 약 0.5㎜(0.02인치)인 우선적 치수두께를 가진 0.254 내지 1㎜(0.01 내지 0.04인치)의 추정 범위안의 치수 두께를 포함한다. 제1가요성 박막 캐리어(16)는 미국특허 제3,689,991호 및 제4,380,042호에 적시 서술된 유형의 것이다.

구멍들(22)은 제1가요성 박막 캐리어(16)를 관통하여 회로 칩 소자(14)를 그안에 삽입하기 위해 정렬되어 있다. 제6도에서 보이는 바와같이 도전층(20)의 일부분들은 회로 칩 소자(14)의 소정 활성영역(26)에 접촉하기 위해 다수의 금속선 혹은 도선(24)을 형성하는 전체 가요성 박막 캐리어(16)로부터 분리되어진다. 소정 패턴속에서도 도전층(20)을 제거하는 것은 포토리소그래피 마스킹(photolithographic masking)과 에칭(etching) 또는 기술적으로 공지된 다른 기법에 의해 수행될 수 있다. 도전층(20)의 소정 부분들을 제거한 후, 도선(24)은 성형되고, 회로 칩 소자(14)를 도선(24)에 접촉 접합시키기 위해 구멍(22)내로 확장된다.

제1가요성 박막 캐리어 부재(16)에 부착되어진 다수의 회로 칩 소자들(14)을 갖는 제1가요성 박막 캐리어(16)의 제조과정에 있어서, 도전층(20)과 연결되어진 절연테이프층(18)의 절편은 처음에 제시되었다. 층(18 및 20)을 관통하는 중앙의 구멍(22)은 도전층(20)의 소정 부분을 에칭하여 성형된 금속성 도선(24)의 안쪽부분을 도선(24)의 기하학적 소정형태의 외부에 위치시킨다.

금속성 도선(24)의 내부 말단부들은 제6도에서 보는 바와같이 구멍(22)의 중심부로부터 바깥쪽으로 전반적인 방사상으로 뻗쳐있다. 도선(24)의 내부 말단부는 구멍(22)의 내부에서 끝나있고 회로 칩 소자(14)의 활성영역(26)에 맞추어서 혹은 정렬하여 끝나있다.

논리 혹은 기억회로 칩 소자(14)가 구멍(22)에 접속되기 전에, 제1가요성 박막 캐리어(16)는 기술적으로 공지된 바와같이 리얼(reel)에서 풀려지고, 도선(24)은 적절한 패턴 에칭 기법들을 통해 그 위에 구성된다.

다음에 제1가요성 박막 캐리어(16)는 접합금속으로 도선(24)의 노출 부위를 도금하기 위해 주석 도금액속에 담가진다. 그리하여 구멍(22)안의 도선(24)의 노출 부위의 양쪽면을 주석 도금된다.

반도체 소자(14)는 논리 및/또는 메모리 소자가 전기적 활성영역(26)에 부착된 금속성 접합점들을 그안에 포함하는 전기도체를 사용함으로써 도선(24)들에 접합되게 된다. 도선(24)들을 접합점들에 접합시키기 위하여 주석 도금된 도선(24)들은 기술적으로 공지된 가열 접합봉 시스템의 변위에 의해 접합점들위에 압착되어진다. 그리고 접합은 봉에 전기저항 가열전류를 가함으로써 이루어지고 그것은 충분한 고온으로 상승하여 주석 도금선 도선(24)이 접촉영역(26)의 금 접합점에 접합되도록 한다.

부연하면 다수의 회로 칩 소자(14)들을 제1가요성 박막 캐리어(16)위에 연속적으로 접속시키기 위해, 제1도 및 제6도에 보여지는 바처럼, 금속성 모선(母線) 박막(28)이 있는데 거기에 회로 칩 소자(14)들이 전기적으로 접속된다. 이러한 방법으로 다수의 회로 칩 소자(14)들은 본 주제의 발명 개념은 아니지만 특별한 회로 설계요구에 의해 상호 접속되어진다.

여기서 설명되는 데이타 처리 카드 시스템(10)은 논리 및/또는 메모리 칩들(14)을 단일 동작 데이타 처리 카드 시스템(10)으로 상호 접속시키는 가요성 박막 캐리어를 가지고 일반적으로 광부식된(photo-etched) 구리회로 패턴을 사용하는 표준 인쇄회로 기판을 대체한다. 제1가요성 박막 캐리어(16)의 연속적 프레임 위에 장착된 다수의 칩 소자(14)들은 전체 데이타 처리 카드 시스템(10)이 용이하게 접합되고 또한 시험될 수 있도록 하기 위해 제1가요성 박막 캐리어(16)상에 반복되는 전체 시스템 패턴에 사용되기 위해 제공된다.

데이타 처리 카드 시스템(10)의 기저 캐리어(30)는 각각의 회로 칩 소자(14)를 평행으로 담지하기 위해 전체논리 회로의 부분으로서 구성된다. 부연하자면 기저 캐리어(30)는 내장된 특정한 논리에 따라 칩 회로들을 상호 접속시키는데 이용될 수 있다. 또 기저 캐리어(30)는 제1가요성 박막 캐리어(16)와 관련 회로 칩 소자들(14)을 기계적으로 지지하기 위해 일반적으로 견고한 고형 구성으로 되어 있고 최종적으로 동작중의 데이타 처리시스템(10)의 방열장치로 사용된다. 그래서 방열목적에 부가하여 기저 캐리어(30)는 회로 칩 소자(14)와 전체동작 데이타 처리 시스템(10)을 연결하는 전기적 상호 접속시스템을 제공하고 전기적 설계개념과 상호 관련되어 있다.

열전도성 조성물을 겸비한 전기 절연물질 조성물을 제공하기 위해 기저 캐리어(30)는 본질적으로 전기 절연벽을 유지하는 동시에 동작중의 데이타 처리 카드 시스템(10)의 방열을 돕는 세라믹, 코바(Kovar) 또는 유사물질로 구성되어 있다. 부연하자면 이러한 물질들은 제1가요성 박막 캐리어(16)가 구조적 강도에 있어서 극도로 가요성을 가지고 전체 데이타 처리 카드 시스템(10)은 많은 사용환경속에서 동작 목적을 가능케하는 충분한 강도를 가져야 하기 때문에 중요한 일정 강도를 부여하다.

제2도에서 명확히 보여지는 것처럼 기저 캐리어도선들(32)은 기저 캐리어(30)의 상부면(34)위에 구성된 전체 제1기저 도선 패턴(40)내에 구성된다. 제1기저전기 패턴은 여기서 서술되는 발명 개념에는 중요치 않은, 포토레지스트 에칭 혹은 유사한 기법을 통해 구성된다. 기저 캐리어 도선(32)의 전체 패턴은 회로 칩 소자(14)의 번지(address) 데이타 버스들(buses)을 전체 동작 시스템과 상호 접속시키는데 요구되는 회로 패턴과 부합한다.

제2도 및 제3도에서 보여지는 바와같이 제1기저도선패턴(40)의 다수의 기저 캐리어 도선(32)들은 그것들이 전기 접속핀(36)에서 끝나는 지점인 기저 캐리어의 측면(38)까지 연장된다. 측면(38)에 장착된 전기 접속핀(36)들은 데이타 처리 카드 시스템(10)을 본 발명 개념은 아니지만 외부 단말 장치에 전기적으로 연결시키기 위한 것이다. 제3도에서 보는 것처럼, 칩 핀(48)들은 각각의 회로 칩 소자들(14)뿐만 아니라 전체 제1기저 도선패턴(40)내의 기저 캐리어 도선(32)들을 연결하는데 사용된다. 칩 핀(48)은 그 한쪽 종단이 소정의 전기 도선(24)들에 연결되고 특별한 설계 논리에 의해 필요되어지는 것처럼 소정 기저 캐리어 도선(32)과 함께 전기 접점으로 확장된다. 칩 핀(48)은 개별적인 칩 핀이거나 단순히 제1가요성 박막 캐리어(16)를 통해 아래쪽으로 소정의 기저 캐리어 도선(32)들과 직결되어진 도선(24)의 확장이라고 생각되고 있다. 회로 칩 소자들(14)을 제1기저 도선 패턴(40)과 연결시키는 특별한 방법과 방식은 도해적 목적을 위해 예시되고 설명되어진 칩 핀(48)들을 사용하는 많은 기법을 통하는 것이다.

제1도, 제2도 및 제3도에서 보는 바 처럼 데이타 처리 카드 시스템(10)의 일실시예를 더 참조해보면, 기저 캐리어(30)와 제1가요성 박막 캐리어(16)를 외부환경으로부터 확실하게 격리시키기 위한 메카니즘이 또 있다. 제2도 및 제3도를 참조하면 격리 메카니즘은 결합된 기저 캐리어(30)와 제1가요성 박막 캐리어(16)의 양대향면에서 결합되어지는 한쌍의 견실한 평면층(42 및 44)을 포함한다. 평면층(42 및 44)은 일반적으로 플라스틱 합성 물질로 구성되어 있다.

플라스틱층(42 및 44)은 제1가요성 박막 캐리어(16)와 기저 캐리어(30)의 결합된 상하면에 부착되며 일반적으로 기술적으로 잘 알려진 적절한 가열 및 가압 기법에 의해 접착된다. 이미 기술된 바 처럼 기저 캐리어(30)는 세라믹, 유리, 산화실리콘 합성체 또는 코바(kovar)등으로 구성되는데 이들을 일반적으로 자기(porcelain)로 표면처리된 강철 캐리어이다. 데이타 처리 카드 시스템(10)의 다른 물질구성에 따르면 기저 캐리어(30)는 일반적으로 실리콘에 근거한 회로 칩 소자들(14)의 온도 팽창/수축 계수와 기본적으로 일치하는 물질로 구성되도록 설계된다. 전기 접속에 의해 구성되는 제1기저 도선 패턴(40) 또는 기저 캐리어 도선(32)들은 다수의 회로 칩 소자들(14)이 시스템으로서 집적되기 위해서 다수의 부착된 가요성 박막 캐리어들을 상호 연결한다. 각 캐리어들을 따라서 전체적 전기 시스템을 제공하기 위해 내장된 논리 시스템에 따라 독특한 형태내에서 상호 연결된다. 그래서 이미 기술된 것처럼 기저 캐기어(30)의 중요한 목적과 목표는 다수의 시스템 레벨의 캐리어들과 회로들을 전체적인 동작회로로 상호연결하기 위한 기초를 제공하기 위한 것이다. 부연하자면 기저 캐리어(30)는 회로를 기계적으로 지지하고 또 동작상태의 각 회로 칩 소자(14)에서 발생되는 열을 방산시킨다.

데이타 처리 카드 시스템(10) 제조의 전반적인 공정에 있어서, 다수의 회로 칩 소자들(14)은 미국특허 제3,689,991호 및/또는 제4,380,042호에 명확히 적시 서술된 방법으로 제1가요성 박막 캐리어(16)에 장착된다. 제1기저 도선 패턴(40)은 기술적으로 공지된 방법으로 기저 캐리어(30)위에 포토레지스트 에칭을 통해 성형된다. 제1가요성 박막 캐리어(16)는 접착접합에 의해 정합방법으로 기저 캐리어(30)에 접합 되어진다. 이러한 접합 공정에 사용되는 접착제는 기저 캐리어(30)의 특별한 물질 구성 뿐만 아니라 회로 칩 소자(14)의 구성물질과 기본적으로 일치하는 온도 팽창/수축 계수를 가진다고 생각되고 있다. 이런식으로 제1가요성 박막 캐리어(16)는 동작중에 회로 칩 소자들(14)에 의해 발생되는 열의 방산을 위해 그 자체로는 확실히 전기적 비전도성이나 확실히 열전도성인 기저 캐리어(30)에 고정접착된다. 기저 캐리어(30)위에 구성된 제1기저 도선 패턴(40)에 배열된 부착점들과 제1가요성 박막 캐리어(16)위에 담지된 적절한 패턴들을 융접시키기 위해 열과 압력이 가해진다. 끝으로 플라스틱층(42 및 44)이 제1가요성 박막 캐리어(16)와 기저 캐리어(30)의 결합된 상하면에 부착되고 이 플라스틱층(42 및 44)들은 기술적으로 공지된 적절한 가열 및 가압 기법에 의해 접착된다.

제4도 및 제5도를 참조하며, 제1도, 제2도 및 제3도에서 기술된 데이타 처리 카드 시스템(10)의 일실시예인 데이타 처리 카드 시스템(10')이 나타나있다. 명확성을 위해, 데이타 처리 카드 시스템(10)에서 제시된 것과 실질적으로 같은 부분품들이 데이타 처리 카드 시스템(10')에서도 같은 부호로 주어져 있다. 데이타 처리 카드 시스템(10')의 개념은 상대적으로 박형의 전체 하우징 구조를 동시적으로 유지하면서 증기된 논리회로를 부가적인 회로 칩 소자(14)에 제공하기 위해 사용되는 적층 시스템을 제공하는 것이다.

데이타 처리 카드 시스템(10)에서의 경우와 같이, 데이타 처리 카드 시스템(10')의 실시예는 기저 캐리어의 상부면(34)에 인접하여 위치하고 접속하는 제1가요성 박막 캐리어(16)를 포함한다. 제4도에서 보이는 바 처럼 제1가요성 박막 캐리어(16)는 제1가요성 박막 캐리의 하부면(50)을 포함하는데 그것을 통하여 회로 칩 소자(14)에 제1기저 도선 패턴(40)을 접속시키기 위한 연결구가 보인다(제2도 참조). 제4도에서 보여지는 기저 캐리어의 상부면은 제1도, 제2도 및 제3도에서 보여줬던 데이타 처리 카드 시스템(10)과 관련하여 서술되었던 제1기저 도선 패턴(40)을 포함한다.

제4도에서 보여지는 바 처럼, 기저 캐리어(30)는 앞에서 서술된 것 처럼 데이타 처리 카드 시스템(10)에서 제공한 것과 유사한 방법으로 제2기저 도선 패턴(58)에 구성된 기저 캐리어 부재의 하부면(54)을 포함한다. 제2기저 도선 패턴(58)의 하부면 도선(56)들은 기저 캐리어의 측면(38)까지 연장되고 외부장치와 전기적 연결을 위해 접속핀(36)에서 종지한다.

제5도에서 보는 바처럼 다수의 회로 칩 소자들(14)을 그위에 담지, 장착하고 있는 제2가요성 박막 캐리어(60)는 기저 캐리어의 하부면(54)과 짝지워진다. 제2가요성 박막 캐리어(60)는 회로 칩 소자들(14)를 제2기저 도선 패턴(58)에 접촉시켜 접속하기 위한 연결구(62)들을 포함한다. 제2가요성 박막 캐리어(60)의 상부면(64)은 제1가요성 박막 캐리어 하부면(50)이 기저 캐리어 상부면(34)과 짝을 맞추듯이 결합되는 것과 원칙적으로 동일한 방법으로 기저 캐리어 하부면(54)과 짝지워 결합된다. 제1가요성 박막 캐리어(16)상의 회로 칩 소자(14)들의 전기적 연결은 상호 연결구 또는 기저 캐리어(30)를 관통하는 다른 연결방법을 통해 제2가요성 박막 캐리어(60)상의 회로 칩 소자(14)들과 전기적으로 연결된다고 이해되어야 할 것이다.

따라서 제1 및 제2기저 도선 패턴(40 및 50)은 이중면 상호 연결 시스템을 제공하기 위한 기저 캐리어(30)의 대향하는 상하부면들(34 및 54)위에 구성된다. 이러한 방법으로 다수의 가요성 박막 캐리어들(16 및 60)은 데이타 처리 카드 시스템(107)에 증가된 논리설계개념을 제공하기 위해 기저 캐리어부재(30)의 대향면들 위에 장착된다.

이제 제8도를 참조해보면, 소정의 접촉 영역(26)사이에 적어도 2개의 회로 칩 소자들(14)을 전기적으로 상호 연결시키는 메카니즘이 있다. 다음절에서 상술하겠지만, 칩 전기연결 메카니즘은 기저 캐리어(30)와 제1 및 제2가요성 박막 캐리어(16 및 60)사이에서 협지되어 있다. 제8도에서 보여지는 전기 연결 메카니즘은 회로칩 소자들(14)간의 감소된 면적과 거리 때문에 모든 필요한 전기적 접촉의 완결이 허용되지 않는 곳에 활용될 수 있다.

부가적 접점과 전기도선이 필요되는 경우에는 분리된 회로 칩 소자들(14)의 소정 접촉영역(26)을 상호 전기 연결시키기 위한 칩 연결 가요성 캐리어(66)가 제공되어 있다. 제1 및 제2가요성 박막 캐리어(16 및 60)의 경우에서와 같이 칩 연결 가요성 캐리어(66)는 제1 및 제2면(68 및 70)과 대향한 절연테이프층을 포함한다. 칩 연결 가요성 캐리어(66)는 또 절연테이프층의 제1면(68)에 고착된 다수의 전기전도성 칩 연결도선(72)를 포함한다. 칩 연결 도선(72)은 제1가요성 박막 캐리어(16)의 도전층(20)과 도선(24)에서 제공되고 상술되었던 것과 일반적으로 같은 박막층 구조이다.

칩 연결 가요성 캐리어(66)의 제1면 (68)은 제1가요성 캐리어(16)의 표면(50) 및/혹은 제2캐리어(60)의 인접면(64)에 인접하여 장착된다.

제9도는 참조해보면 제1도, 제2도 및 제3도에서 제공된 데이타 처리 카드 시스템(10)의 일실시예가 나타나 있다. 제9도에 나타난 실시예는 데이타 처리 카드 시스템(10)에서와 같이 데이타 처리 카드 시스템(10')에서도 똑같이 적용될 수 있다. 제9도에서 나타난 단면에서 기저 캐리어(30)는 제1가요성 박막 캐리어(16)뿐만 아니고 상부 및 하부 플라스틱층(42 및 44)의 주변 경계를 넘어서 확장되어 있다. 기저 캐리어(30)에는 필요한 부가적인 열 방산을 돕기 위해 부가 표면적(76)이 제공되어 있다는 것을 알 수 있다. 기저 캐리어 표면의 모서리 측면(38)의 두께 계산에서 처럼 부가표면적(76)은 데이타 처리 카드 시스템(10) 혹은 데이타 처리 카드 시스템(10')내에 내장된 특정한 열 방출 논리 회로에 의해 필요되어지는 열 방산 요구량에 근거하여 계산된다. 본 발명은 데이타 처리 시스템에 관한 것이다. 특히 본 발명은 카드형 부재의 기하적 평면내에 조성된 데이타 처리 시스템에 관한 것이다. 더 자세히 하자면 본 발명은 최소한 1개의 가요성 박막 캐리어 위에 장착된 다수의 회로 칩 소자를 포함하는 데이타 처리 시스템에 관한 것이다.

종래의 기술에 있어서 데이타 처리 시스템들은, 미국특허 제4,295,041호에서 보듯이 마이크로 프로세서를 포함하는 휴대형의 데이타 캐리어가 있어왔다. 그러나 그러한 종래의 시스템에서는 판독 전용 기억(ROM)회로가 있는데 이것은 전기적으로 변경가능한 프로그램 판독 전용 기억 시스템을 지칭하는 것은 아니다. 부연하면 그러한 종래의 기술에서는 본 발명 개념에서 제시된 바 처럼 전반적 데이타 처리 시스템을 위해 마련된 충분한 회로를 담지하는 표준형 크레디트 카드를 삽입하기가 불가능하였다.

다른 종래 기술에서는 미국특허 제4,211,919호에서 보는 바와같이 역시 마이크로 프로세싱 시스템을 포함하는 휴대용 데이타 캐리어가 있어왔다. 그러나 그러한 종래기술에서는 기하적 한정으로 카드형의 틀안에 논리회로를 조밀하게 짜넣기가 불가능하였다. 종래의 시스템들은 본 발명 개념에서 제시된 바와같이 전기적 논리 시스템속에 직접 되어진 기저 캐리어층이 없다.

데이타 처리 카드 시스템은 그 위에 최소 1개의 회로 칩 소자가 장착되기 위한 메카니즘을 포함한다. 기저 캐리어 메카니즘은 회로 칩 소자 장착 메카니즘에 인접하여 위치한다. 기저 캐리어 메카니즘은 첫째로 그위에 구성된 일정의 전기 도선 패턴을 가지고 있고, 전기적 패턴은 회로 칩 소자의 일정 접촉면적과 전기적으로 결합되어져 있다. 또한 결합된 기저 캐리어 메카니즘과 회로 칩 소자 장착 메카니즘을 외적 환경으로부터 견실하게 절연시키기 위한 메카니즘이 있다.

제1도, 제2도 및 제3도를 참조해보면 카드(12)의 전반적인기하적 외형을 이루는 견실하게 밀폐된 하우징(46)안에 캡슐화되어진 전체 데이타 처리 카드 시스템(10)을 생산하기 위한 논리 전자 회로 내장(package)기술을 제공하는 데이타 처리 카드 시스템(10)이 나타나 있다.

제1도에서 보듯이 데이타 처리 카드 시스템(10)은 카드부재(12) 또는 다른 형태의 평면 부재의 형태로 박형하우징(46)속에 캡슐화되고 내장되어 있다.

다음 절에서 보겠지만 여기에서 서술된 전반적 내장 기법 및 구조에서 규정된 데이타 처리 카드 시스템(10)은, 데이타처리 카드 시스템(10)이 내장되어 있는 논리회로에 손상을 가할 수 있는 광범한 외적 조건속에서 사용될 수 있기 위해 외부환경에 대해 견실하게 밀폐되어져 있다.

전반적 개념에서 보면, 데이타 처리 시스템(10)은 조밀한 내장 개념으로 칩 전자 회로의 견실한 밀봉을 포함한 박형의 미세화된 내장 설계속에 다수의 논리 칩 회로를 갖추고 있다. 제2도에서 보여지는 집적 회로 칩 소자(14)들은 기술적으로 공지된 것들이며, 이들은 논리회로 칩, 칩 메모리 소자, 및/또는 그 조합들이다.

회로 칩 소자(14)는 명명번호 2816으로 인텔(INTEL)사에 의해 상업적으로 생산되고 있는 것과 같은 전기적으로 소거가능한 프로그램가능 판독 전용 기억장치(EPROM)의 유형들이다. 이 유형의 기억 칩 소자(14)는 판독 모드에서는 5.0볼트로, 기입/소거 모드에서는 약 21.0 볼트의 전압 펄스를 가함으로써 동작한다. 인텔사의 기억 칩 소자의 모델번호 2816의 전기적 소거/기입 능력은 비휘발성(non-volatile) 소거 및 기입 모드를 요구하는 다양한 응용이 가능하다.

제1도, 제2도 및 제3도에서 보여지는 실시예에서, 데이타 처리카드 시스템(10)은 그안에 회로 칩 소자(14)를 장착시키기 위한 메카니즘에 결합되어 있는 다수의 회로 칩 소자(14)를 포함한다. 회로 칩 소자(14)들은 많은 공지된 기술중의 하나를 사용하여 제1가요성 박막 캐리어(16)위에 장착되어 진다. 회로 칩 소자(14)들을 제1가요성 박막 캐리어에 장착시키는 한 기술은 미국특허 제4,380,042호에 적시 서술된 뚜렷한 개량점과 함께 미국특허 제3,689,991호에 명확하게 적시, 서술되어 있다. 회로 칩 소자(14)들은 그것을 전체 데이타 처리 시스템(10)에 접속시키는 독특한 회로 설계를 포함하는 제1가요성 박막 캐리어(16)에 도선 접착 되어져 있다.

제6도 및 제7도를 참조하면, 회로 칩 소자(14)들을 위한 장착 메카니즘과 구조가 표시되어 있다. 제6도에서 볼수 있는 것처럼, 부분 절단사시도에서 제1가요성 박막 캐리어(16)는 명료성을 위해 제거된 한개의 회로 칩 소자(14)의 함께 나타나 있다. 제6도에서 보여지는것처럼 회로 칩 소자(14)는 제1가요성 박막 캐리어(16)의 하부에 정열할 수 있다. 그러나 회로 칩 소자(14)는 기술적으로 공지된 바와같이 표면위에 장착될 수 있다.

가요성 박막 캐리어(16)는 전기적으로 절연되어진 절연테이프층(18)과 전기적으로 도전되고 접착성의 적층 또는 유사한 기술에 의해 절연테이프층(18)에 고착되어진, 전체적 개념에는 중요하지 않은, 박막편 또는 도전층(20)을 포함한다.

제6도 및 제7도는 시각적 관찰의 명료성을 위해 두께가 확대되었다. 그러나 결합되어진 절연테이프층(18) 및 도전층(20)의 전체 두께는 약 0.19㎜(0.0075인치)인 제1가요성 박막 캐리어(16)의 전체적으로 우선적인 치수 두께를 포함하여 0.127 내지 0.254㎜(0.005 내지 0.01인치)의 추정 치수두께 범위안에 있을 수 있다.

도전층(20)은 0.0025 내지 0.013㎜(0.0001 내지 0.0005인치)의 추정 범위안의 두께이다. 부연하면, 전체 제1가요성 박막 캐리어(16)에 계량적 치수를 부여하기 위하여, 여기서 서술된 유형의 칩 회로소자(14)는 약 0.5㎜(0.02인치)인 우선적 치수두께를 가진 0.254 내지 1㎜(0.01 내지 0.04인치)의 추정 범위안의 치수 두께를 포함한다. 제1가요성 박막 캐리어(16)는 미국특허 제3,689,991호 및 제4,380,042호에 적시 서술된 유형의 것이다.

구멍들(22)은 제1가요성 박막 캐리어(16)를 관통하여 회로 칩 소자(14)를 그안에 삽입하기 위해 정렬되어 있다. 제6도에서 보이는 바와같이 도전층(20)의 일부분들은 회로 칩 소자(14)의 소정 활성영역(26)에 접촉하기 위해 다수의 금속선 혹은 도선(24)을 형성하는 전체 가요성 박막 캐리어(16)로부터 분리되어진다. 소정 패턴속에서도 도전층(20)을 제거하는 것은 포토리소그래피 마스킹(photolithographic masking)과 에칭(etching) 또는 기술적으로 공지된 다른 기법에 의해 수행될 수 있다. 도전층(20)의 소정 부분들을 제거한 후, 도선(24)은 성형되고, 회로 칩 소자(14)를 도선(24)에 접촉 접합시키기 위해 구멍(22)내로 확장된다.

제1가요성 박막 캐리어 부재(16)에 부착되어진 다수의 회로 칩 소자들(14)을 갖는 제1가요성 박막 캐리어(16)의 제조과정에 있어서, 도전층(20)과 연결되어진 절연테이프층(18)의 절편은 처음에 제시되었다. 층(18 및 20)을 관통하는 중앙의 구멍(22)은 도전층(20)의 소정 부분을 에칭하여 성형된 금속성 도선(24)의 안쪽부분을 도선(24)의 기하학적 소정형태의 외부에 위치시킨다.

금속성 도선(24)의 내부 말단부들은 제6도에서 보는 바와같이 구멍(22)의 중심부로부터 바깥쪽으로 전반적인 방사상으로 뻗쳐있다. 도선(24)의 내부 말단부는 구멍(22)의 내부에서 끝나있고 회로 칩 소자(14)의 활성영역(26)에 맞추어서 혹은 정렬하여 끝나있다.

논리 혹은 기억회로 칩 소자(14)가 구멍(22)에 접속되기 전에, 제1가요성 박막 캐리어(16)는 기술적으로 공지된 바와같이 리얼(reel)에서 풀려지고, 도선(24)은 적절한 패턴 에칭 기법들을 통해 그 위에 구성된다.

다음에 제1가요성 박막 캐리어(16)는 접합금속으로 도선(24)의 노출 부위를 도금하기 위해 주석 도금액속에 담가진다. 그리하여 구멍(22)안의 도선(24)의 노출 부위의 양쪽면을 주석 도금된다.

반도체 소자(14)는 논리 및/또는 메모리 소자가 전기적 활성영역(26)에 부착된 금속성 접합점들을 그안에 포함하는 전기도체를 사용함으로써 도선(24)들에 접합되게 된다. 도선(24)들을 접합점들에 접합시키기 위하여 주석 도금된 도선(24)들은 기술적으로 공지된 가열 접합봉 시스템의 변위에 의해 접합점들위에 압착되어진다. 그리고 접합은 봉에 전기저항 가열전류를 가함으로써 이루어지고 그것은 충분한 고온으로 상승하여 주석 도금선 도선(24)이 접촉영역(26)의 금 접합점에 접합되도록 한다.

부연하면 다수의 회로 칩 소자(14)들을 제1가요성 박막 캐리어(16)위에 연속적으로 접속시키기 위해, 제1도 및 제6도에 보여지는 바처럼, 금속성 모선(母線) 박막(28)이 있는데 거기에 회로 칩 소자(14)들이 전기적으로 접속된다. 이러한 방법으로 다수의 회로 칩 소자(14)들은 본 주제의 발명 개념은 아니지만 특별한 회로 설계요구에 의해 상호 접속되어진다.

여기서 설명되는 데이타 처리 카드 시스템(10)은 논리 및/또는 메모리 칩들(14)을 단일 동작 데이타 처리 카드 시스템(10)으로 상호 접속시키는 가요성 박막 캐리어를 가지고 일반적으로 광부식된(photo-etched) 구리회로 패턴을 사용하는 표준 인쇄회로 기판을 대체한다. 제1가요성 박막 캐리어(16)의 연속적 프레임 위에 장착된 다수의 칩 소자(14)들은 전체 데이타 처리 카드 시스템(10)이 용이하게 접합되고 또한 시험될 수 있도록 하기 위해 제1가요성 박막 캐리어(16)상에 반복되는 전체 시스템 패턴에 사용되기 위해 제공된다.

데이타 처리 카드 시스템(10)의 기저 캐리어(30)는 각각의 회로 칩 소자(14)를 평행으로 담지하기 위해 전체논리 회로의 부분으로서 구성된다. 부연하자면 기저 캐리어(30)는 내장된 특정한 논리에 따라 칩 회로들을 상호 접속시키는데 이용될 수 있다. 또 기저 캐리어(30)는 제1가요성 박막 캐리어(16)와 관련 회로 칩 소자들(14)을 기계적으로 지지하기 위해 일반적으로 견고한 고형 구성으로 되어 있고 최종적으로 동작중의 데이타 처리시스템(10)의 방열장치로 사용된다. 그래서 방열목적에 부가하여 기저 캐리어(30)는 회로 칩 소자(14)와 전체동작 데이타 처리 시스템(10)을 연결하는 전기적 상호 접속시스템을 제공하고 전기적 설계개념과 상호 관련되어 있다.

열전도성 조성물을 겸비한 전기 절연물질 조성물을 제공하기 위해 기저 캐리어(30)는 본질적으로 전기 절연벽을 유지하는 동시에 동작중의 데이타 처리 카드 시스템(10)의 방열을 돕는 세라믹, 코바(Kovar) 또는 유사물질로 구성되어 있다. 부연하자면 이러한 물질들은 제1가요성 박막 캐리어(16)가 구조적 강도에 있어서 극도로 가요성을 가지고 전체 데이타 처리 카드 시스템(10)은 많은 사용환경속에서 동작 목적을 가능케하는 충분한 강도를 가져야 하기 때문에 중요한 일정 강도를 부여하다.

제2도에서 명확히 보여지는 것처럼 기저 캐리어도선들(32)은 기저 캐리어(30)의 상부면(34)위에 구성된 전체 제1기저 도선 패턴(40)내에 구성된다. 제1기저전기 패턴은 여기서 서술되는 발명 개념에는 중요치 않은, 포토레지스트 에칭 혹은 유사한 기법을 통해 구성된다. 기저 캐리어 도선(32)의 전체 패턴은 회로 칩 소자(14)의 번지(address) 데이타 버스들(buses)을 전체 동작 시스템과 상호 접속시키는데 요구되는 회로 패턴과 부합한다.

제2도 및 제3도에서 보여지는 바와같이 제1기저도선패턴(40)의 다수의 기저 캐리어 도선(32)들은 그것들이 전기 접속핀(36)에서 끝나는 지점인 기저 캐리어의 측면(38)까지 연장된다. 측면(38)에 장착된 전기 접속핀(36)들은 데이타 처리 카드 시스템(10)을 본 발명 개념은 아니지만 외부 단말 장치에 전기적으로 연결시키기 위한 것이다. 제3도에서 보는 것처럼, 칩 핀(48)들은 각각의 회로 칩 소자들(14)뿐만 아니라 전체 제1기저 도선패턴(40)내의 기저 캐리어 도선(32)들을 연결하는데 사용된다. 칩 핀(48)은 그 한쪽 종단이 소정의 전기 도선(24)들에 연결되고 특별한 설계 논리에 의해 필요되어지는 것처럼 소정 기저 캐리어 도선(32)과 함께 전기 접점으로 확장된다. 칩 핀(48)은 개별적인 칩 핀이거나 단순히 제1가요성 박막 캐리어(16)를 통해 아래쪽으로 소정의 기저 캐리어 도선(32)들과 직결되어진 도선(24)의 확장이라고 생각되고 있다. 회로 칩 소자들(14)을 제1기저 도선 패턴(40)과 연결시키는 특별한 방법과 방식은 도해적 목적을 위해 예시되고 설명되어진 칩 핀(48)들을 사용하는 많은 기법을 통하는 것이다.

제1도, 제2도 및 제3도에서 보는 바 처럼 데이타 처리 카드 시스템(10)의 일실시예를 더 참조해보면, 기저 캐리어(30)와 제1가요성 박막 캐리어(16)를 외부환경으로부터 확실하게 격리시키기 위한 메카니즘이 또 있다. 제2도 및 제3도를 참조하면 격리 메카니즘은 결합된 기저 캐리어(30)와 제1가요성 박막 캐리어(16)의 양대향면에서 결합되어지는 한쌍의 견실한 평면층(42 및 44)을 포함한다. 평면층(42 및 44)은 일반적으로 플라스틱 합성 물질로 구성되어 있다.

플라스틱층(42 및 44)은 제1가요성 박막 캐리어(16)와 기저 캐리어(30)의 결합된 상하면에 부착되며 일반적으로 기술적으로 잘 알려진 적절한 가열 및 가압 기법에 의해 접착된다. 이미 기술된 바 처럼 기저 캐리어(30)는 세라믹, 유리, 산화실리콘 합성체 또는 코바(kovar)등으로 구성되는데 이들을 일반적으로 자기(porcelain)로 표면처리된 강철 캐리어이다. 데이타 처리 카드 시스템(10)의 다른 물질구성에 따르면 기저 캐리어(30)는 일반적으로 실리콘에 근거한 회로 칩 소자들(14)의 온도 팽창/수축 계수와 기본적으로 일치하는 물질로 구성되도록 설계된다. 전기 접속에 의해 구성되는 제1기저 도선 패턴(40) 또는 기저 캐리어 도선(32)들은 다수의 회로 칩 소자들(14)이 시스템으로서 집적되기 위해서 다수의 부착된 가요성 박막 캐리어들을 상호 연결한다. 각 캐리어들을 따라서 전체적 전기 시스템을 제공하기 위해 내장된 논리 시스템에 따라 독특한 형태내에서 상호 연결된다. 그래서 이미 기술된 것처럼 기저 캐리어(30)의 중요한 목적과 목표는 다수의 시스템 레벨의 캐리어들과 회로들을 전체적인 동작회로로 상호연결하기 위한 기초를 제공하기 위한 것이다. 부연하자면 기저 캐리어(30)는 회로를 기계적으로 지지하고 또 동작상태의 각 회로 칩 소자(14)에서 발생되는 열을 방산시킨다.

데이타 처리 카드 시스템(10) 제조의 전반적인 공정에 있어서, 다수의 회로 칩 소자들(14)은 미국특허 제3,689,991호 및/또는 제4,380,042호에 명확히 적시 서술된 방법으로 제1가요성 박막 캐리어(16)에 장착된다. 제1기저 도선 패턴(40)은 기술적으로 공지된 방법으로 기저 캐리어(30)위에 포토레지스트 에칭을 통해 성형된다. 제1가요성 박막 캐리어(16)는 접착접합에 의해 정합방법으로 기저 캐리어(30)에 접합 되어진다. 이러한 접합 공정에 사용되는 접착제는 기저 캐리어(30)의 특별한 물질 구성 뿐만 아니라 회로 칩 소자(14)의 구성물질과 기본적으로 일치하는 온도 팽창/수축 계수를 가진다고 생각되고 있다. 이런식으로 제1가요성 박막 캐리어(16)는 동작중에 회로 칩 소자들(14)에 의해 발생되는 열의 방산을 위해 그 자체로는 확실히 전기적 비전도성이나 확실히 열전도성인 기저 캐리어(30)에 고정접착된다. 기저 캐리어(30)위에 구성된 제1기저 도선 패턴(40)에 배열된 부착점들과 제1가요성 박막 캐리어(16)위에 담지된 적절한 패턴들을 융접시키기 위해 열과 압력이 가해진다. 끝으로 플라스틱층(42 및 44)이 제1가요성 박막 캐리어(16)와 기저 캐리어(30)의 결합된 상하면에 부착되고 이 플라스틱층(42 및 44)들은 기술적으로 공지된 적절한 가열 및 가압 기법에 의해 접착된다.

제4도 및 제5도를 참조하며, 제1도, 제2도 및 제3도에서 기술된 데이타 처리 카드 시스템(10)의 일실시예인 데이타 처리 카드 시스템(10')이 나타나있다. 명확성을 위해, 데이타 처리 카드 시스템(10)에서 제시된 것과 실질적으로 같은 부분품들이 데이타 처리 카드 시스템(10')에서도 같은 부호로 주어져 있다. 데이타 처리 카드 시스템(10')의 개념은 상대적으로 박형의 전체 하우징 구조를 동시적으로 유지하면서 증기된 논리회로를 부가적인 회로 칩 소자(14)에 제공하기 위해 사용되는 적층 시스템을 제공하는 것이다.

데이타 처리 카드 시스템(10)에서의 경우와 같이, 데이타 처리 카드 시스템(10')의 실시예는 기저 캐리어의 상부면(34)에 인접하여 위치하고 접속하는 제1가요성 박막 캐리어(16)를 포함한다. 제4도에서 보이는 바 처럼 제1가요성 박막 캐리어(16)는 제1가요성 박막 캐리의 하부면(50)을 포함하는데 그것을 통하여 회로 칩 소자(14)에 제1기저 도선 패턴(40)을 접속시키기 위한 연결구가 보인다(제2도 참조). 제4도에서 보여지는 기저 캐리어의 상부면은 제1도, 제2도 및 제3도에서 보여줬던 데이타 처리 카드 시스템(10)과 관련하여 서술되었던 제1기저 도선 패턴(40)을 포함한다.

제4도에서 보여지는 바 처럼, 기저 캐리어(30)는 앞에서 서술된 것 처럼 데이타 처리 카드 시스템(10)에서 제공한 것과 유사한 방법으로 제2기저 도선 패턴(58)에 구성된 기저 캐리어 부재의 하부면(54)을 포함한다. 제2기저 도선 패턴(58)의 하부면 도선(56)들은 기저 캐리어의 측면(38)까지 연장되고 외부장치와 전기적 연결을 위해 접속핀(36)에서 종지한다.

제5도에서 보는 바처럼 다수의 회로 칩 소자들(14)을 그위에 담지, 장착하고 있는 제2가요성 박막 캐리어(60)는 기저 캐리어의 하부면(54)과 짝지워진다. 제2가요성 박막 캐리어(60)는 회로 칩 소자들(14)를 제2기저 도선 패턴(58)에 접촉시켜 접속하기 위한 연결구(62)들을 포함한다. 제2가요성 박막 캐리어(60)의 상부면(64)은 제1가요성 박막 캐리어 하부면(50)이 기저 캐리어 상부면(34)과 짝을 맞추듯이 결합되는 것과 원칙적으로 동일한 방법으로 기저 캐리어 하부면(54)과 짝지워 결합된다. 제1가요성 박막 캐리어(16)상의 회로 칩 소자(14)들의 전기적 연결은 상호 연결구 또는 기저 캐리어(30)를 관통하는 다른 연결방법을 통해 제2가요성 박막 캐리어(60)상의 회로 칩 소자(14)들과 전기적으로 연결된다고 이해되어야 할 것이다.

따라서 제1 및 제2기저 도선 패턴(40 및 50)은 이중면 상호 연결 시스템을 제공하기 위한 기저 캐리어(30)의 대향하는 상하부면들(34 및 54)위에 구성된다. 이러한 방법으로 다수의 가요성 박막 캐리어들(16 및 60)은 데이타 처리 카드 시스템(107)에 증가된 논리설계개념을 제공하기 위해 기저 캐리어부재(30)의 대향면들 위에 장착된다.

이제 제8도를 참조해보면, 소정의 접촉 영역(26)사이에 적어도 2개의 회로 칩 소자들(14)을 전기적으로 상호 연결시키는 메카니즘이 있다. 다음절에서 상술하겠지만, 칩 전기연결 메카니즘은 기저 캐리어(30)와 제1 및 제2가요성 박막 캐리어(16 및 60)사이에서 협지되어 있다. 제8도에서 보여지는 전기 연결 메카니즘은 회로칩 소자들(14)간의 감소된 면적과 거리 때문에 모든 필요한 전기적 접촉의 완결이 허용되지 않는 곳에 활용될 수 있다.

부가적 접점과 전기도선이 필요되는 경우에는 분리된 회로 칩 소자들(14)의 소정 접촉영역(26)을 상호 전기 연결시키기 위한 칩 연결 가요성 캐리어(66)가 제공되어 있다. 제1 및 제2가요성 박막 캐리어(16 및 60)의 경우에서와 같이 칩 연결 가요성 캐리어(66)는 제1 및 제2면(68 및 70)과 대향한 절연테이프층을 포함한다. 칩 연결 가요성 캐리어(66)는 또 절연테이프층의 제1면(68)에 고착된 다수의 전기전도성 칩 연결도선(72)를 포함한다. 칩 연결 도선(72)은 제1가요성 박막 캐리어(16)의 도전층(20)과 도선(24)에서 제공되고 상술되었던 것과 일반적으로 같은 박막층 구조이다.

칩 연결 가요성 캐리어(66)의 제1면 (68)은 제1가요성 캐리어(16)의 표면(50) 및/혹은 제2캐리어(60)의 인접면(64)에 인접하여 장착된다.

제9도는 참조해보면 제1도, 제2도 및 제3도에서 제공된 데이타 처리 카드 시스템(10)의 일실시예가 나타나 있다. 제9도에 나타난 실시예는 데이타 처리 카드 시스템(10)에서와 같이 데이타 처리 카드 시스템(10')에서도 똑같이 적용될 수 있다. 제9도에서 나타난 단면에서 기저 캐리어(30)는 제1가요성 박막 캐리어(16)뿐만 아니고 상부 및 하부 플라스틱층(42 및 44)의 주변 경계를 넘어서 확장되어 있다. 기저 캐리어(30)에는 필요한 부가적인 열 방산을 돕기 위해 부가 표면적(76)이 제공되어 있다는 것을 알 수 있다. 기저 캐리어 표면의 모서리 측면(38)의 두께 계산에서 처럼 부가표면적(76)은 데이타 처리 카드 시스템(10) 혹은 데이타 처리 카드 시스템(10')내에 내장된 특정한 열 방출 논리 회로에 의해 필요되어지는 열 방산 요구량에 근거하여 계산된다.

Claims (18)

1. (a) 적어도 하나의 회로 칩 소자를 장착하기 위한 부재로서, 상기 회로 칩 소자의 예정된 전기적 활성영역들과 일치되게 적어도 하나의 구멍이 관통 형성되어 있는 전기 절연테이프층 부재와 상기 회로 칩 소자의 활성영역들에 결합하도록 상기 구멍내에서 연장하며 상기 절연테이프층 부재에 고정된 다수의 전기 전도성 도선 부재들과로 구성된 제1가요성 캐리어를 포함하는 상기 회로 칩 소자 장착부재; (b) 상기 회로 칩 소자 장착부재에 인접히 위치되어 있고 실질적으로 강직하고 전기적으로 절연되어 있으며 열 전도성인 조성물로 형성된 기저 캐리어로서, 그 위에 적어도 제1소정 전기 도선 패턴이 형성되어 있고, 상기 제1전기 도선 패턴이 상기 회로 칩 소자의 소정 접촉영역들에 전기적으로 결합되는 기저 캐리어; 및 (c) 상기 기저 캐리어와 회로 칩 소자 장착부재의 결합체를 외적환경으로부터 실질적으로 절연시키는 장치; 를 포함하는 데이타 처리 카드 시스템.
2. 제1항에 있어서, 상기 회로 칩 소자 장착부재에 연결된 다수의 회로 칩 소자들을 포함하는 데이타 처리 카드 시스템.
3. 제2항에 있어서, 소정 세트의 회로 칩 소자들은 상기 기저 캐리어 위에 형성된 상기 제1전기 도선 패턴에 전기적으로 연결되어지는 데이타 처리 카드 시스템.
4. 제2항에 있어서, 상기 회로 칩 소자들중 적어도 1개는 칩 메모리 소자인 데이타 처리 카드 시스템.
5. 제4항에 있어서, 상기 칩 메모리 소자들중 적어도 1개는 전기적으로 소거할 수 있는 프로그램가능 판독전용 기억장치(EPROM)인 데이타 처리 카드 시스템.
6. 제1항에 있어서, 상기 전기 전도성 도선 부재들중 적어도 1개는 상부면의 상기 회로 칩 소자에 연결되고 하부면의 상기 제1전기 도선 패턴에 연결되는 데이타 처리 카드 시스템.
7. 제1항에 있어서, 상기 도선 부재들은 전기 전도성 박막층으로 구성되어진 데이타 처리 카드 시스템.
8. 제1항에 있어서, 상기 회로 칩 메모리는 전기적으로 소거할 수 있는 프로그램가능 판독 전용 기억장치(EPROM)인 데이타 처리 카드 시스템.
9. 제1항에 있어서, 상기 기저 캐리어는 실질적으로 전기 절연성 조성물로 형성된 데이타 처리 카드 시스템.
10. 제9항에 있어서, 상기 기저 캐리어는 실질적으로 열 전도성 조성물로 형성된 데이타 처리 카드 시스템.
11. 제1항에 있어서, 상기 기저 캐리어는 실질적으로 평탄하고, 상기 제1소정 전기 도선 패턴이 그 위에 형성된 상부면을 포함하는 데이타 처리 카드 시스템.
12. 제11항에 있어서, 제1소정 전기도선 패턴이 상기 평면상의 기저 캐리어의 상부면에 포토 에칭(photo-etching)된 데이타 처리 카드 시스템.
13. 제11항에 있어서, 소정 접촉영역들 사이에서 적어도 한쌍의 회로 칩 소자들을 서로 전기적으로 연결시키도록 상기 기저 캐리어와 상기 회로 칩 소자 장착부재 사이에서 협지된 칩 연결장치를 포함하는 데이타 처리 카드 시스템.
14. 제13항에 있어서, 상기 칩 연결장치는 상기 소정 칩 접촉 영역들을 상호 전기적으로 연결시키기 위한 제1칩 연결가요성 캐리어를 포함하는 데이타 처리 카드 시스템.
15. 제14항에 있어서, 상기 제1칩 연결가요성 캐리어는 (a) 대향한 제1 및 제2표면을 가지는 전기 절연테이프층 부재와, (b) 상기 전기 절연테이프층 부재의 상기 제1표면에 고착되고 다수의 전기전도성 칩연결 도선부재들을 포함하고, 상기 전기 절연테이프층 부재의 제2표면이 상기 실질적으로 평탄한 기저 캐리어의 상부면에 인접하여 위치하는 데이타 처리 카드 시스템.
16. (a) 최소 1개의 제1가요성 캐리어 부재에 최소 1개의 회로 칩 장치를 고착시키고, (b) 실질적으로 견고하고 전기적으로 절연성이며 열전도성인 기저 캐리어의 상부면 위에 제1소정 전기 도선 패턴을 형성하고, (c) 상기 기저 캐리어 위에 형성된 상기 제1전기 도선 패턴에 상기 회로 칩 소자를 전기적으로 연결시키는 단계들을 포함하는 데이타 처리 카드 시스템의 구성방법.
17. 제16항에 있어서, 상기 회로 칩 소자를 고착시키는 단계가 상호 고착된 절연테이프층 부재와 도전층 부재를 갖는 상기 제1가요성 캐리어부재를 제공하는 단계를 전제로 하는 데이타 처리 카드 시스템의 구성방법.
18. 제17항에 있어서, 상기 제1가요성 캐리어부재를 제공하는 단계가 다수의 도선부재들을 형성하기 위해 상기 도선층 부재의 소정 부분들을 제거하는 단계를 포함하는 데이터 처리 카드 시스템의 구성방법.

Images