KR920006195B1 - Manufacturing method of thin film transistor - Google Patents

Manufacturing method of thin film transistor Download PDF

Info

Publication number
KR920006195B1
KR920006195B1 KR1019900002830A KR900002830A KR920006195B1 KR 920006195 B1 KR920006195 B1 KR 920006195B1 KR 1019900002830 A KR1019900002830 A KR 1019900002830A KR 900002830 A KR900002830 A KR 900002830A KR 920006195 B1 KR920006195 B1 KR 920006195B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
insulating layer
layer
forming
Prior art date
Application number
KR1019900002830A
Other languages
Korean (ko)
Other versions
KR910016090A (en
Inventor
최광수
권오군
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900002830A priority Critical patent/KR920006195B1/en
Publication of KR910016090A publication Critical patent/KR910016090A/en
Application granted granted Critical
Publication of KR920006195B1 publication Critical patent/KR920006195B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

The thin film transistor is produced by (s) forming a gate electrode (51) and a metal pattern (52) on the glass substrate (1), (b) forming the first gate insulating layer (61) on the electrode (51), depositing a transparent electroconductive film to form a pixel electrode (2), and depositing the pixel electrode insulating layer (3), (c) dry-etching the layer (3) to form the first via-pixel (41) on the electrode (2), and the second via-pixel (42) on the pattern (52), and (d) forming the second gate insulating layer (62), a Si-layer (7), a Si-ohmic layer (8), a source electrode (9), a drain electrode (10) and a device-protecting layer (11), in order.

Description

박막 트랜지스터 및 그의 제조방법Thin film transistor and method of manufacturing same

제1도는 종래의 액정표시소자용 박막트랜지스터의 단면도.1 is a cross-sectional view of a conventional thin film transistor for a liquid crystal display device.

제2도는 제1도의 액정표시소자의 평면도.2 is a plan view of the liquid crystal display of FIG.

제3도는 본 발명의 액정표시소자용 박막트랜지스터의 단면도.3 is a cross-sectional view of a thin film transistor for a liquid crystal display device of the present invention.

제4도는 본 발명의 액정표시소자용 박막트랜지스터의 제조 공정도.4 is a manufacturing process chart of a thin film transistor for a liquid crystal display device of the present invention.

제5도는 제3도의 본 발명의 액정표시소자의 평면도이다.FIG. 5 is a plan view of the liquid crystal display device of the present invention of FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 기판 2 : 화소전극1 substrate 2 pixel electrode

3 : 화소절연층 4, 41, 42 : 비아픽셀3: pixel insulating layer 4, 41, 42: via pixel

51 : 게이트전극51: gate electrode

52 : 화소전극연결용금속(드레인전극과 화소전극사이)52: metal for pixel electrode connection (between drain electrode and pixel electrode)

61 : 제1게이트 절연층 62 : 제2게이트 절연층61: first gate insulating layer 62: second gate insulating layer

7 : 비정질 실리콘 반도체층 11 : 보호층7: amorphous silicon semiconductor layer 11: protective layer

8 : n형 비정질 실리콘오믹층 9, 10 : 소오스 및 드레인 전극8: n-type amorphous silicon ohmic layer 9, 10: source and drain electrode

본 발명은 박막 트랜지스터 및 그의 제조방법에 관한 것으로서, 특히 복수개의 비아 픽셀via-pixel)을 형성하여 소오스 전극과 화소전극간의 접촉불량을 방지할 수 있는 박막 트랜지스터 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method of manufacturing the same, and more particularly, to a thin film transistor and a method of manufacturing the same, which can prevent a poor contact between a source electrode and a pixel electrode by forming a plurality of via pixel.

일반적으로, 액정표시소자는 박막 트랜지스터 어레이가 형성된 투명한 유리기판과 적,녹 및 청의 칼라필터가 형성된 투명한 유리기판 사이에 액정물질이 봉입되어 있는 것으로서, 하나의 박막 트랜지스터에 하나의 화소가 대응되어 각 박막 트랜지스터의 온, 오프에 따라 각 화소가 표시되어 화상을 표시하는 것이다.In general, a liquid crystal display device includes a liquid crystal material encapsulated between a transparent glass substrate on which a thin film transistor array is formed and a transparent glass substrate on which color filters of red, green, and blue are formed. Each pixel corresponds to one thin film transistor. Each pixel is displayed as the thin film transistor is turned on or off to display an image.

상기한 화소 구동용 스위칭소자인 박막 트랜지스터는 소오스, 드레인 및 게이트의 3단자로서 구성되어 드레인과 게이트단자에 일정신호전압이 인가되면 비정질 실리콘 반도체층에서 전자가 발생되어 소오스 전극으로 전류가 흐르게 되고, 이에 따라 각각의 박막 트랜지스터에 대응하는 화소가 구동되는 것이다.The thin film transistor, which is a pixel driving switching element, is configured as three terminals of a source, a drain, and a gate. When a constant signal voltage is applied to the drain and the gate terminal, electrons are generated in the amorphous silicon semiconductor layer, and current flows to the source electrode. Accordingly, the pixel corresponding to each thin film transistor is driven.

제1도는 종래의 액정표시소자용 박막 트랜지스터의 단면도를 나타낸 것이다.1 is a cross-sectional view of a conventional thin film transistor for a liquid crystal display device.

부호 1은 유리기판을 나타낸 것으로서, 이 유리기판(1)상에 화소전극(2)을 형성한 후 그위에 플라즈마 화학증착법(PECVD)으로 화소 절연층(3)을 증착시킨다. 그 다음, 소오스 전극과 상기 화소전극(2)간의 접촉을 위하여 화소전극(2)상의 화소 절연층(3)을 건식식각하여 일정크기의 비아 픽셀(4)을 형성한다.Reference numeral 1 denotes a glass substrate. The pixel electrode 2 is formed on the glass substrate 1, and the pixel insulating layer 3 is deposited thereon by plasma chemical vapor deposition (PECVD). Thereafter, the pixel insulating layer 3 on the pixel electrode 2 is dry-etched to contact the source electrode and the pixel electrode 2 to form a via pixel 4 having a predetermined size.

그위에 게이트 전극(5)을 스퍼터링방법으로 형성한 후, 게이트 절연층(6), 비정질 실리콘(amorphousSi, 이하 a-Si라 칭함) 반도체층(7), n형 a-Si오믹층(8)을 플라즈마 화학증착법으로 순차 증착시킨다.After the gate electrode 5 is formed thereon by a sputtering method, the gate insulating layer 6, the amorphous silicon (amorphous Si, hereinafter referred to as a-Si) semiconductor layer 7, and the n-type a-Si ohmic layer 8 Are sequentially deposited by plasma chemical vapor deposition.

사진식각공정을 통하여 상기 n형 a-Si 오믹층(8)과 a-Si반도체층(7)을 순차 식각하여 패턴을 형성하고, 소오스 전극과 화소전극을 접촉시키기 위하여 상기 형성된 비아픽셀(4) 상부의 게이트 절연층(6)을 상기와 마찬가지로 건식식각한다. 그후, 그위에 금속을 스퍼터링 방법으로 증착한 후 사진식각하여 소오스 및 드레인 전극(9),(10)을 형성하고, 소오스 전극(9)과 드레인 전극(10)사이의 채널 부분에 남아있는 n형 a-Si오믹층(8)을 제거한 다음 전면에 걸쳐 소자보호층(11)을 증착하므로써 박막 트랜지스터의 제작을 완료한다.The n-type a-Si ohmic layer 8 and the a-Si semiconductor layer 7 are sequentially etched through a photolithography process to form a pattern, and the formed via pixels 4 are formed to contact the source electrode and the pixel electrode. The upper gate insulating layer 6 is dry etched as above. Subsequently, a metal is deposited thereon by a sputtering method, followed by photolithography to form source and drain electrodes 9 and 10, and an n-type remaining in the channel portion between the source electrode 9 and the drain electrode 10. The fabrication of the thin film transistor is completed by removing the a-Si ohmic layer 8 and then depositing the device protection layer 11 over the entire surface.

상기한 방법으로 제작된 박막 트랜지스터는 소오스 및 드레인 전극(9),(10)을 형성하기 위한 금속증착시금속이 비아 픽셀(4)내에도 증착되기 때문에 소오스 전극(9)과 화소전극(2)은 비아-픽셀(4)를 개재하여 접촉되게 된다.In the thin film transistor fabricated by the above-described method, the source electrode 9 and the pixel electrode 2 are deposited on the via pixel 4 when metal is deposited to form the source and drain electrodes 9 and 10. Is brought into contact via the via-pixel 4.

제2도는 상기한 방법으로 제작된 박막 트랜지스터를 사용한 액정표시소자의 평면도를 나타낸 것으로서, 소오스 전극(9)이 하나의 비아 픽셀(4)을 통하여 화소전극(2)과 접촉되어 있다.2 shows a plan view of a liquid crystal display device using a thin film transistor fabricated by the above-described method, in which the source electrode 9 is in contact with the pixel electrode 2 through one via pixel 4.

그러나, 이러한 박막 트랜지스터는 제조공정중 상기한 바와같은 건식식각공정중에서 이 비아픽셀(4)이 형성되지 않거나, 미세 패턴의 경우에 있어서 상기 소오스 및 드레인전극(9),(10)의 형성을 위한 금속증착시비아픽셀(4)내에 금속이 잘 증착되지 않아 소오스 전극(9)과 화소전극(2)이 비어 픽셀(4)에 의해 접촉되지않게 되어 소오스 전극(9)에 의한 화소전극(2)의 구동이 불가능하게 되는 문제점이 있었다.However, such a thin film transistor has no via pixel 4 in the dry etching process as described above in the manufacturing process, or in the case of a fine pattern, for forming the source and drain electrodes 9 and 10. During deposition of metal, metal is not well deposited in the via pixel 4 such that the source electrode 9 and the pixel electrode 2 are not contacted by the via pixel 4 so that the pixel electrode 2 is formed by the source electrode 9. There was a problem that can not be driven.

본 발명은 복수개의 비어 픽셀을 형성하여 소오스 전극과 화소전극의 접촉불량을 개선하여 액정표시소자의 화질을 향상시킬 수 있는 박막 트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor and a method of manufacturing the same, which may improve the image quality of a liquid crystal display device by forming a plurality of via pixels to improve a poor contact between a source electrode and a pixel electrode.

상기 목적을 달셩하기 위한 본 발명의 박막 트랜지스터는 소오스 전극과 화소전극을 접촉하기 위한 제1비아 픽셀과 금속 패턴을 개재하여 소오스 전극과 화소전극을 접촉시키기 위한 제2비아 픽셀을 갖는 것을 특징으로 한다.The thin film transistor of the present invention for achieving the above object is characterized by having a first via pixel for contacting the source electrode and the pixel electrode and a second via pixel for contacting the source electrode and the pixel electrode via a metal pattern. .

본 발명의 박막 트랜지스터의 제조방법은 유리기판상에 게이트 전극과 소오스전극과 화소전극을 접촉시켜주기 위한 금속패턴을 형성하는 공정과, 상기 게이트 전극상부에 제1게이트 절연층을 형성한 후, 투명도전막을 증착하고 패턴 형성하여 화소전극을 형성하고, 그 위에 화소전극 절연층을 증착시키는 공정과, 소오소전극과 화소전극을 접촉시키기 위하여 화소전극 절연층을 건식식각하여 화소전극 상부에 제1비아 픽셀을 형성하고 금속 패턴 상부에 제2비아 픽셀을 각각 형성하는 공정과, 게이트 전극상에 제2게이트 절연층을 형성한후, a-Si반도체층, n형 a-Si오믹층, 소오스 및 드레인 전극과 소자보호층을 순차 형성하는 공정을 포함한다.In the method of manufacturing a thin film transistor of the present invention, a process of forming a metal pattern for contacting a gate electrode, a source electrode, and a pixel electrode on a glass substrate, and after forming a first gate insulating layer on the gate electrode, Depositing a film and forming a pattern to form a pixel electrode, and depositing a pixel electrode insulating layer thereon; dry etching the pixel electrode insulating layer so as to contact the source and pixel electrodes, and then dry the first via pixel on the pixel electrode. Forming a second via pixel on the metal pattern, and forming a second gate insulating layer on the gate electrode, and then forming an a-Si semiconductor layer, an n-type a-Si ohmic layer, a source and a drain electrode. And a step of sequentially forming an element protective layer.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 액정표시소자용 박막 트랜지스터의 단면도를 나타낸 것이다.3 is a cross-sectional view of a thin film transistor for a liquid crystal display device of the present invention.

제3도를 참조하면, 본 발명의 액정표시소자용 박막 트랜지스터는 유리기판(1)상에 게이트 전극(51)과 접촉(contact)용 금속패턴(52)이 형성되고, 상기 금속패턴(52)에 화소전극(2)이 접촉되어 형성됨과 동시에 그위에 화소 절연층(3)이 형성되고, 상기 게이트 전극(51)상에는 제1게이트 절연층(61), 제2게이트 절연층(62), a-Si반도체층(7)과 n형 a-Si오믹층(8)이 순차 형성되며, 소오스 및 드레인 전극(9),(10)이 상기오믹층(8)을 개재하여 a-Si반도체층(7)과 접촉되어 형성되고, 상기 소오스 전극(9)이 제1비아 픽셀(41)을 개재하여 화소전극(2)과 접촉됨과 동시에 제2비아 픽셀(42) 및 금속패턴(52)을 개재하여 화소전극(2)과 접촉되어 있다.Referring to FIG. 3, in the thin film transistor for liquid crystal display device of the present invention, a metal pattern 52 for contacting the gate electrode 51 is formed on a glass substrate 1, and the metal pattern 52 is formed. A pixel insulating layer 3 is formed on and in contact with the pixel electrode 2, and a first gate insulating layer 61, a second gate insulating layer 62, and a are formed on the gate electrode 51. The Si semiconductor layer 7 and the n-type a-Si ohmic layer 8 are sequentially formed, and the source and drain electrodes 9 and 10 are interposed between the a-Si semiconductor layer 8 and the ohmic layer 8. And the source electrode 9 is in contact with the pixel electrode 2 via the first via pixel 41 and at the same time through the second via pixel 42 and the metal pattern 52. It is in contact with the pixel electrode 2.

제4도를 참조하여 상기 본 발명의 액정표시소자용 박막 트랜지스터의 제조방법을 설명한다.A method of manufacturing the thin film transistor for liquid crystal display device of the present invention will be described with reference to FIG.

제4도(a)를 참조하면, 유리기판(1)상에 탄탈륨(Ta)과 같은 금속을 스퍼터링방법으로 증착한 후 패턴을 형성하여 게이트 전극(51)과 소오스전극과 화소전극을 접촉시켜주기 위한 금속패턴(52)을 형성한다.Referring to FIG. 4A, a metal such as tantalum (Ta) is deposited on the glass substrate 1 by a sputtering method to form a pattern to contact the gate electrode 51, the source electrode, and the pixel electrode. The metal pattern 52 is formed.

제4도(b)를 참조하면, 게이트 전극(51) 및 접촉용 금속패턴(52)을 형성한 후 게이트 절연층을 형성하기 위하여 상기 게이트 전극으로 사용된 탄탈륨을 산화시켜 상기 게이트 전극(51)부위에만 제1게이트 절연층인 Ta205절연층(61)을 형성한다.Referring to FIG. 4B, after the gate electrode 51 and the contact metal pattern 52 are formed, tantalum used as the gate electrode is oxidized to form a gate insulating layer, thereby forming the gate electrode 51. The Ta205 insulating layer 61, which is the first gate insulating layer, is formed only at the portion.

그 다음, 투명도전막을 스퍼터링방법으로 증착하고 패턴 형성하여 화소전극(2)을 형성하고, 화소전극 절연층(3)으로 실리콘 산화막(SiOx)을 플라즈마화학증착법으로 증착한다.Subsequently, the transparent conductive film is deposited by a sputtering method, and a pattern is formed to form the pixel electrode 2, and a silicon oxide film (SiOx) is deposited by the plasma chemical vapor deposition method with the pixel electrode insulating layer 3.

제4도(c)를 참조하면, 소오스 전극과 화소전극(2)을 접촉시키기 의하여 화소전극 절연층(3)을 건식각하여 화소전극(2)상부에 제1비아 픽셀(41)을 형성하고, 금속 패턴(52)상부에 제2비아 픽셀(42)을 각각 형성한다.Referring to FIG. 4C, the pixel electrode insulating layer 3 is dry-etched by contacting the source electrode and the pixel electrode 2 to form a first via pixel 41 on the pixel electrode 2. The second via pixel 42 is formed on the metal pattern 52, respectively.

제4도(d)를 참조하면, 상기와 같이 비아 픽셀(41),(42)을 형성한 후 게이트 전극(51)상에 제2게이트절연층(62)을 형성한다.Referring to FIG. 4D, after forming the via pixels 41 and 42 as described above, the second gate insulating layer 62 is formed on the gate electrode 51.

그위에 상기와 같은 방법으로 a-Si반도체층(7), n형 a-Si 오믹층(8)을 증착, 패턴형성후 소오스 및 드레인전극(9),(10)을 순차 형성한다. 이때, 소오스 및 드레인전극(9),(10)의 형성시 제4도(c)에 형성된 비아픽셀(41),(42)에 금속막이 도포되어 소오스 전극(10)은 제1비아 픽셀(41)을 개재하여 화소전극과 접촉됨과 동시에 제2비어 픽셀(42) 및 금속패턴(52)을 개재하여 화소전극(2)과 접촉된다.The a-Si semiconductor layer 7 and the n-type a-Si ohmic layer 8 are deposited on the same method as described above, and the source and drain electrodes 9 and 10 are sequentially formed after pattern formation. At this time, when the source and drain electrodes 9 and 10 are formed, a metal film is applied to the via pixels 41 and 42 formed in FIG. 4C, so that the source electrode 10 is formed of the first via pixel 41. Contact with the pixel electrode through the second electrode and the pixel electrode 2 via the second via pixel 42 and the metal pattern 52.

이때, 접촉용 금속패턴(52)은 게이트 전극(51)을 형성하기 위한 공정에서 동시에 형성되므로 별도의 접촉용 금속 패턴을 형성하기 위한 공정을 추가할 필요가 없다.In this case, since the contact metal pattern 52 is formed at the same time in the process for forming the gate electrode 51, there is no need to add a process for forming a separate contact metal pattern.

최종적으로 실리콘 나이트 라이드층(SixNy)으로 된 소자 보호층(11)을 형성하면 제3도와 같은 본 발명의 박막 트랜지스터가 제작된다.Finally, when the device protection layer 11 made of silicon nitride layer (SixNy) is formed, the thin film transistor of the present invention as shown in FIG. 3 is manufactured.

제5도는 상기와 같은 방법으로 제작된 박막 트랜지스터를 사용한 액정표시소자의 평면도를 나타낸 것으로서, 소오스 전극(9)이 2개의 비아 픽셀(41),(42)을 개재하여 화소전극(2)과 접촉됨을 알 수 있다.5 is a plan view of a liquid crystal display device using a thin film transistor fabricated as described above, in which a source electrode 9 contacts the pixel electrode 2 via two via pixels 41 and 42. It can be seen that.

상기한 바와같은 본 발명에 의하면, 복수개의 비어 픽셀을 형성하여 소오스 전극과 화소전극간의 접촉불량에 의한 화소의 구동이 불가능하게 되는 것을 방지할 수 있어서 액정표시소자의 생산수율을 향상시킬 수있을 뿐만 아니라 화질의 불량을 방지할 수 있는 이점이 있다.According to the present invention as described above, it is possible to prevent the driving of the pixel due to a poor contact between the source electrode and the pixel electrode by forming a plurality of via pixels, thereby improving the production yield of the liquid crystal display device. But there is an advantage that can prevent the poor quality.

Claims (3)

유리기판(1)상에 게이트 전극(51)과 접촉(contact)용 금속패턴(52) 이 형성되고, 상기 금속패턴(52)에 화소전극(2)이 접촉되어 형성됨과 동시에 그위에 화소절연층(3)이 형성되고, 상기 게이트 전극(51)상에는제 1게이트 절연층(61), 제 2 게이트 절연층(62), a-Si반도체층(7)과 n형 a-Si오믹층(8)이 순차 형성되며, 소오스 및 드레인 전극(9),(10)이 상기 오믹층(8)을 개재하여 a-Si반도체층(7)과 접촉되어 형성되고, 상기 소오스 전극(9)이 제1비아 픽셀(41)을 통하여 화소전극(2)과 접촉됨과 동시에 제2비아 픽셀(42)을 통하여 금속패턴(52)과 접촉되어 형성되는 것을 특징으로 하는 박막 트랜지스터.A metal pattern 52 for contacting the gate electrode 51 is formed on the glass substrate 1, and the pixel electrode 2 is formed in contact with the metal pattern 52, and a pixel insulating layer thereon. (3) is formed on the gate electrode 51, the first gate insulating layer 61, the second gate insulating layer 62, the a-Si semiconductor layer 7 and the n-type a-Si ohmic layer 8 ) Are sequentially formed, the source and drain electrodes 9, 10 are formed in contact with the a-Si semiconductor layer 7 via the ohmic layer 8, the source electrode 9 is a first The thin film transistor is formed by being in contact with the pixel electrode (2) through the via pixel (41) and in contact with the metal pattern (52) through the second via pixel (42). 유리기판(1)상에 게이트 전극(51)과 소오스전극과 화소전극을 접촉시켜주기 위한 금속패턴(52)을 형성하는 공정과, 상기 게이트 전극(51)상부에 제1게이트 절연층(61)을 형성한 후, 투명도전막을 증착하고 패턴 형성하여 화소전극(2)을 형성하고, 그위에 화소전극 절연층(3)을 증착시키는 공정과, 소오스 전극과 화소전극(2)을 접촉시키기 위하여 화소전극 절연층(3)을 건식식각하여 화소전극(2) 상부에 제1비어 픽셀(41)을 형성하고, 금속 패턴(52)상부에 제2비어픽셀(42)을 각각 형성하는 공정과, 게이트 전극(51)상에 제2게이트 절연층(62)을 형성한 후, a-Si반도체층(7), n형 a-Si오믹층(8), 소오스 및 드레인 전극(9),(10)과 소자보호층(11)을 순차 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.Forming a metal pattern 52 for contacting the gate electrode 51, the source electrode and the pixel electrode on the glass substrate 1, and forming a first gate insulating layer 61 on the gate electrode 51. After forming the film, the transparent conductive film is deposited and patterned to form the pixel electrode 2, and the pixel electrode insulating layer 3 is deposited thereon, and the source electrode and the pixel electrode 2 are brought into contact with each other. Dry etching the electrode insulating layer 3 to form a first via pixel 41 on the pixel electrode 2, and a second via pixel 42 on the metal pattern 52, respectively; After forming the second gate insulating layer 62 on the electrode 51, the a-Si semiconductor layer 7, the n-type a-Si ohmic layer 8, the source and drain electrodes 9, 10 And a step of sequentially forming the element protective layer (11). 제1항에 있어서 상기의 복수의 절연층 구조 및 복수의 비아픽셀을 갖는 박막트랜지스터를 채용한 액정표시소자.The liquid crystal display device according to claim 1, wherein a thin film transistor having the plurality of insulating layer structures and the plurality of via pixels is employed.
KR1019900002830A 1990-02-28 1990-02-28 Manufacturing method of thin film transistor KR920006195B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002830A KR920006195B1 (en) 1990-02-28 1990-02-28 Manufacturing method of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002830A KR920006195B1 (en) 1990-02-28 1990-02-28 Manufacturing method of thin film transistor

Publications (2)

Publication Number Publication Date
KR910016090A KR910016090A (en) 1991-09-30
KR920006195B1 true KR920006195B1 (en) 1992-08-01

Family

ID=19296663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002830A KR920006195B1 (en) 1990-02-28 1990-02-28 Manufacturing method of thin film transistor

Country Status (1)

Country Link
KR (1) KR920006195B1 (en)

Also Published As

Publication number Publication date
KR910016090A (en) 1991-09-30

Similar Documents

Publication Publication Date Title
US5346833A (en) Simplified method of making active matrix liquid crystal display
US5045485A (en) Method for producing amorphous silicon thin film transistor array substrate
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
US5777702A (en) Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask
US6180438B1 (en) Thin film transistors and electronic devices comprising such
JPH0553147A (en) Liquid crystal display device and production thereof
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
JP2780673B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
CN101123257A (en) Thin film transistor array base plate and its making method
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR20010081859A (en) Liquid crystal display and method for fabricating the same
JPH08236775A (en) Film transistor, and its manufacture
JPH0876144A (en) Production of thin film transistor
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
US5049952A (en) Thin film transistor for use in a flat plate display
KR100255589B1 (en) Method of manufacturing thin film transistor
JPH0638429B2 (en) Thin film field effect transistor and manufacturing method thereof
KR920006195B1 (en) Manufacturing method of thin film transistor
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JPH0982976A (en) Thin-film transistor, manufacture thereof and liquid-crystal display
KR101097675B1 (en) Thin film transistor and fabricating method thereof
US4774207A (en) Method for producing high yield electrical contacts to N+ amorphous silicon
KR100663288B1 (en) Method for fabricating tft-lcd
KR910009039B1 (en) Method of manufacturing an amorphous silicon thin film transistor
KR100675733B1 (en) Method for fabricating array substrate in Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
O122 Withdrawal of opposition [patent]
E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee