KR920005780Y1 - 수직 수평 블랭킹 보호회로 - Google Patents
수직 수평 블랭킹 보호회로 Download PDFInfo
- Publication number
- KR920005780Y1 KR920005780Y1 KR2019890018163U KR890018163U KR920005780Y1 KR 920005780 Y1 KR920005780 Y1 KR 920005780Y1 KR 2019890018163 U KR2019890018163 U KR 2019890018163U KR 890018163 U KR890018163 U KR 890018163U KR 920005780 Y1 KR920005780 Y1 KR 920005780Y1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- vertical
- capacitor
- terminal
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12035—Zener diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 수직 수평 블랭킹 회로도.
제2도는 본 고안의 수직 수평 블랭킹 보호회로도.
제3도는 제2도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수직출력신호 입력단 2 : 수평출력신호 입력단
G1: 그리드 7 : 수직동기신호 입력단
8 : 연산증폭기 TR11: 트랜지스터
VR11: 가변저항 D11, D12: 다이오드
ZD11,ZD12: 제너다이오드 R11-R23: 저항
G11-G13: 콘덴서
본 고안은 수직 수평 블랭킹 보호회로에 관한 것으로, 특히 모노크롬 모니터의 품질을 향상시키기 위해 수직 수평 귀선과 휘도의 레벨차이를 보상하여 화면에 노이즈가 발생하는 것을 제거하도록 한 수직 수평 블랭킹 보호회로에 관한 것이다.
종래의 수직 수평 블랭킹 회로는 제1도에 도시된 바와 같이, 수직출력신호 입력단(1)은 접지 콘덴서(C1)에 접속됨과 아울러 다이오드(D1)를 통해 제너다이오드(ZD1)에 접속되고, 수평출력신호 입력단(2)은 저항(R1)을 통해 상기 다이오드(D1) 및 제너다이오드(ZD1)의 접속점에 접속되어, 그 접속점이 저항(R2)을 통해 트랜지스터(TR1)의 베이스에 접속되며, 그 트랜지스티(TR1)의 콜렉터는 저항(R3)을 통해 전원단자(B+)에 접속됨과 아울러 콘덴서(C2) 및 저항(R5)을 통해 그리드(G1)에 접속되고, 전원단자(V-),(V+)가 저항(R7),(R8)을 각기 통해 가변저항(VR1)의 양단에 접속되고, 그 가변저항(VR1)의 가변단자가 저항(R6)을 통해 상기 콘덴서(C2) 및 저항(R5)의 접속점에 접속되어 구성된 것으로, 이 종래회로의 동작과정을 설명한다.
전원단자(B+,V+,V-)에 전원이 인가되고, 수직출력신호 입력단(1)에 수직출력신호가 입력되며, 수평출력신호 입력단(2)에 수평출력신호가 입력되면, 그 수직출력신호는 접지콘덴서(C1) 및 다이오드(D1)를 통한 후 저항(R1)을 통하는 수평출력신호와 합성되며, 그 합성된 신호는 저항(R2)을 통하여 트랜지스티(TR1)의 베이스에 인가되며 이에 따라 그 트랜지스터(TR1)의 에미터에는 그의 베이스에 인가되는 합성신호와 동상의 신호가 출력되고, 이 출력신호중 교류성분 신호만이 콘덴서(C2) 및 저항(R5)을 통하여 그리드(G1)에 블랭킹 신호로 인가된다.
이때 그리드(G1)에 인가된 교류성분의 레벨은 전원단자(V-),(V+)의 전위차를 이용하여 가변저항(VR1)으로 레벨을 변화시켜 블랭킹신호를 제어하게 된다.
그러나, 이와같은 수직 수평 출력신호를 인가해서 수직 수평블랭킹신호로 이용하는 종래의 기술구성에 있어서는 수직 수평 블랭킹신호의 펄스폭이 좁아 수직 수평 귀선이 디스플레이 화면에 나타나 품질을 저해하며, 전원단자(V-)(V+)를 통하여 인가된 노이즈 성분은 저항(R5)을 통하여 그리드(G1)에 인가되어 화면의 휘도차를 발생하는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여, 수직 수평 블랭킹신호의 펄스폭을 크게 함으로써 수직 수평 귀선이 디스플레이 화면에 나타나는 것을 방지할 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 수직 수평 블랭킹 보호회로도로서, 이에 도시한 바와 같이 수직출력신호 입력단(1)을 제너다이오드(ZD11)를 통해 콘덴서(C11)에 접속함과 아울러 그 접속점을 다이오드(D11)를 통해 저항(R12)에 접속하고, 수평출력신호 입력단(2)과 수직동기신호 입력단(7)을 저항(R11) 및 다이오드(D12)를 각기 통해 상기 다이오드(D11) 및 저항(R12)의 접속점에 공통접속하여, 그 접속점을 병렬 접속된 콘덴서(C12) 및 저항(R13)을 통해 트랜지스터(TR11)의 베이스에 접속하고, 전원단자(B+)를 저항(R14)을 통해 상기 트랜지스터(TR11)의 콜렉터 및 연산증폭기(8)의 비반전입력단에 공통접속하여 그 연산증폭기(8)의 출력단자를 저항(R18) 및 제너다이오드(ZD12)에 접속함과 아울러 저항(R16)을 통해 저항(R15) 및 그의 반전입력단(-)에 접속하고, 그 연산증폭기(8)의 출력단자를 병렬접속된 저항(R19) 및 콘덴서(C13)를 통한 후 저항(R20)을 다시 통해 콘덴서(C14) 및 그리드(G1)에 접속하고, 전원단자(V-),(V+)를 저항(R22),(R23)을 각기 통해 가변저항(VR11)의 양단에 접속한후 그의 가변단자를 저항(R21)을 통해 상기 저항(R19, R20) 및 콘덴서(C13)의 접속점에 접속하여 구성한 것으로, 이와같이 구성된 본 고안의 작용효과를 제3도의 파형도를 참조하어 상세히 설명하면 다음과 같다.
전원단자(B+,V-,V+)에 전원이 인가되고, 수직출력신호 입력단(1)에 제3도의 (A)에 도시된 바와 같은 파형의 수직출력신호가 입력되면, 그 수직출력신호는 제너다이오드(ZD11)를 통해 콘덴서(C11)에 인가되므로 접속점(B)에는 제3도의 (B)에 도시된 바와 같은 수직블랭킹신호가 발생되고, 이 수직블랭킹신호는 다이오드(D11)를 통해 저항(R12)에 인가된다.
또한, 수평출력신호 입력단(2)에 제3도의 (G)에 도시된 바와 같은 파형의 수평출력신호가 입력 되면, 그 수평출력신호는 저항(R11)을 통해 저항(12)에 인가되고, 또한 수직동기신호 입력단(7)에 제3도의 (C)에 도시한 바와 같은 파형의 수직동기신호가 입력되면, 그 수직동기신호는 다이오드(D12)를 통하여 저항(R12)에 인가된다.
이와같은 다이오드(D11),(D12) 및 저항(R11)을 각기 통한 신호는 합성되므로 접속점(D)에는 제3도의 (D)에 도시된 바와 같은 파형의 신호가 나타난다.
이와같이 접속저(D)에 나타난 파형신호는 병렬접속된 저항(R13) 및 콘덴서(C12)를 통과하면서 제3도의 (E)에 도시된 바와 같은 파형신호로 되어 트랜지스터 (TR11)의 베이스에 인가되고, 이에따라 그 트랜지스터 (TR11)는 그의 베이스에 고전위가 인가될 때 도통되고, 저전위가 인가될 때 차단되어 그의 콜렉터에 제3도의 (F)에도시한 바와 같은 구형파신호가 출력된다.
이와같이 트랜지스터(TR11)의 콜렉터에 출력된 파형신호는 연산 증폭기(8)에서 증폭되고, 저항(R18) 및 제너다이오드(ZD12)에 의해 일정레벨로 유지되어, 병렬접속된 저항(R19) 및 콘덴서(C13)를 통하고, 저항(R20)을 다시 통해 그리드(G1)에 블랭킹신호로 인가된다.
이때 그리드(G1)에 인가된 신호는 전원단자(V-),(V+)의 전위차를 이용하여 가변저항(VR11)으로 레벨을 변화시킴으로써 블랭킹신호를 제어하게 되고, 전원단자(V-),(V+)를 통해 발생되는 노이즈성분은 콘덴서(C14)에 의해 필터링되어 제거된다.
한편, 콘덴서(C14)에 의해 트랜지스터(TR11)의 출력 임피던스와 미스매칭이 발생되어 펄스의 상승시간이 길어지게 되므로 휘도의 레벨차이가 발생하게 되지만, 입력 임피던스가 큰 연산증폭기(8)를 이용하여 트랜지스터(TR11)의 출력 임피던스와 그리드(G1) 및 콘덴서(C14)의 임피던스를 매칭시킴으로써 수직 수평 귀선과 휘도의레벨차이를 보생해 즐 수 있게 한다.
이상에서 상세히 설명한 바와 같이 본 고안은 수직, 수평출력신호에 수직동기신호를 합성하여, 그리드에 블랭킹신호로 인가되는 펄스신호의 폭을 크게 함으로써 수직, 수평귀선이 디스플레이 화면에 나타나는 것을 방지해 주고, 전원단자를 통하여 발생하는 성분을 제거할 수 있는 효과가 있게 된다.
Claims (1)
- 수직출력신호 입력단(1)을 제너다이오드(ZD11), 접지콘덴서(C11) 및 다이오드(D11)를 통해 저항(R12)에 접속함과 아울러 그 접속점에 수평출력신호 입력단(2) 및 수직동기신호 입력단(7)을 저항(R11) 및 다이오드(D12)를 각기 통해 공통접속하여, 그 접속점을 병렬접속된 콘덴서(C12) 및 저항(R13)을 통해 트랜지스터(TR11)의 베이스에 접속하고, 그 트랜지스터(TR11)의 콜렉터를 전원단자(B+)측 및 연산증폭기(8)의 비반전입력단자에 접속하여, 그의 출력단자를 저항(R16)을 통해 저항(R15) 및 그의 반전입력단자에 접속함과 아울러 그 출력단자를 저항(R18) 및 제너다이오드(ZD12)에 접속한 후 병렬저속된 저항(R19) 및 콘덴서(C13)을 통하고 저항(R20)을 다시 통해 콘덴서(C14) 및 그리드(G1)에 접속하고, 양단자측에 전원단자(V-),(V+)가 접속된 가변저항(VR11)의 가변단자를 저항(R21)을 통해 상기 저항(R19,R20) 및 콘덴서(C13)의 접속점에 접속하여 구성된 것을 특징으로 하는 수직 수평 블랭킹 보호회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890018163U KR920005780Y1 (ko) | 1989-11-30 | 1989-11-30 | 수직 수평 블랭킹 보호회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890018163U KR920005780Y1 (ko) | 1989-11-30 | 1989-11-30 | 수직 수평 블랭킹 보호회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910010265U KR910010265U (ko) | 1991-06-29 |
KR920005780Y1 true KR920005780Y1 (ko) | 1992-08-21 |
Family
ID=19292680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890018163U KR920005780Y1 (ko) | 1989-11-30 | 1989-11-30 | 수직 수평 블랭킹 보호회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920005780Y1 (ko) |
-
1989
- 1989-11-30 KR KR2019890018163U patent/KR920005780Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910010265U (ko) | 1991-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910004295B1 (ko) | 다이나믹 코어링 회로 | |
KR920005780Y1 (ko) | 수직 수평 블랭킹 보호회로 | |
EP0240141A3 (en) | S-correction circuit for a video display | |
US6172716B1 (en) | Video processing circuit | |
KR890003484B1 (ko) | 컴퓨터 모니터의 자체 성능 검사 회로 | |
KR900008226Y1 (ko) | 모니터의 화이트 바란스 조정회로 | |
KR0115461Y1 (ko) | 영상신호의 포화 보상 회로 | |
KR910008271Y1 (ko) | 수평 위상 조정회로 | |
KR870003018Y1 (ko) | 카플링 콘덴서의 직류레벨 보상회로 | |
KR880002804Y1 (ko) | 비디오 테이프 레코오더의 변속신호 처리장치 | |
KR930004816Y1 (ko) | 블랭킹 기간 가변회로 | |
KR920000924Y1 (ko) | 휘도신호의 블랭킹 레벨 보상회로 | |
KR20000016553A (ko) | 감마 보정 회로 | |
ES352590A1 (es) | Un dispositivo para modificar el programa de fase de color de la senal subportadora de croma de un sistema de televi- sion en color. | |
KR890000704Y1 (ko) | 칼라 비데오 기기의 색신호 윤곽 보정회로 | |
JPS6478037A (en) | Tertiary distortion generation circuit | |
KR830000753Y1 (ko) | 동기분리회로(同期分離回路) | |
KR910008274Y1 (ko) | 모니터의 수평 편향 진폭 자동 보정회로 | |
KR910000103Y1 (ko) | 테레비젼의 입력모우드 자동전환회로 | |
SU1432801A1 (ru) | Телевизионный цветосинтезатор | |
KR900002597Y1 (ko) | 수직발진주파수 및 수직크기 자동 조절회로 | |
KR900006303Y1 (ko) | 모니터화상의 좌.우 수평이동장치 | |
JPS6327485Y2 (ko) | ||
KR880001279Y1 (ko) | 모니터의 칼라 및 녹색 절환회로 | |
KR0115432Y1 (ko) | 수평주파수변환시 편향전압상승 방지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19981216 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |