Claims (11)
반도체웨이퍼상의 칩영역에 소정의 반도체집적회로소자를 형성한 후, 제1차 배선공정에 의해서 동일 회로기능을 갖는 여러개의 매크로셀을 상기 칩영역내에 규칙적으로 배치함과 동시에 상기 매크로셀의 내부에 형성된 시프트레지스터회로부를 거쳐서 매트로셀내의 주회로부에 접속된 테스트패드를 각 매트로셀에 규칙적으로 배치하고, 계속해서 상기 칩영역내의 각 매크로셀의 전기적 특성을 검사할때 상기 테스트패드를 통해서 직렬로 입력된 검사데이타를 시프트레지스터회로부를 거쳐서 병렬 신호로 변환해서 그 신호를 주회로부에 입력하고 그 검사데이타에 의해 주회로부에서 병렬로 출력된 검출데이타를 시프트레지스터회로부를 거쳐서 직렬신호로 변환해서 테스트패드에 출력하고, 그 출력된 검출데이타와 기대값을 비교하는 것에 의해서 매크로셀의 불량의여부를 판정하고, 그 판정결과에 따라서 매크로셀이 불량인가 아닌가의 정보를 작성하여, 그 정보에 따라서 불량매크로셀을 제거한 후 그 제거영역 양호한 매크로셀을 매립하고, 또 제2차 배선공정에 의해서 칩영역내의 매크로셀 사이를 접속해서 칩영역내에 소정의 반도체집적회로를 형성하는 반도체집적회로장치의 제조방법.After the predetermined semiconductor integrated circuit device is formed in the chip region on the semiconductor wafer, a plurality of macrocells having the same circuit function are regularly arranged in the chip region by the first wiring process and at the same time inside the macrocell. Test pads connected to the main circuit part in the macro cell via the formed shift register circuit part are regularly arranged in each macro cell, and subsequently inputted in series through the test pad when checking the electrical characteristics of each macro cell in the chip area. The test data is converted into a parallel signal through the shift register circuit section, and the signal is input to the main circuit section. The test data is converted into a serial signal through the shift register circuit section to the test pad. Output and compare the detected detection data with the expected value. Determining whether the macro cell is defective or not is made, and according to the result of the determination, information on whether or not the macro cell is defective is prepared, the defective macro cell is removed according to the information, and then the macro cell having a good removal area is buried. A method for manufacturing a semiconductor integrated circuit device, wherein a predetermined semiconductor integrated circuit is formed in a chip area by connecting between macro cells in a chip area by a difference wiring step.
특허청구의 범위 제1항에 있어서, 상기 매크로셀을 칩영역내에 격지형상으로 배치함과 동시에 상기 매크로셀을 검사할때 행방향 또는 열방향으로 배치된 여러개의 매크로셀을 동시에 검사는 반도체집적회로장치의 제조방법.The semiconductor integrated circuit according to claim 1, wherein the macrocells are arranged in a chipped area within the chip area and simultaneously inspect a plurality of macrocells arranged in a row or column direction when inspecting the macrocells. Method of manufacturing the device.
특허청구의 범위 제1항에 있어서, 상기 양호한 매크로셀을 검사대상의 반도체웨이퍼에서 취득하는 반도체집적회로장치의 제조방법.The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the preferred macrocell is obtained from a semiconductor wafer to be inspected.
특허청구의 범위 제1항에 있어서, 상기 불량 매크로셀의 제거영역에 양호한 매크로셀을 매립할때 그 양호한 매크로셀의 표면과 그 주위의 매크로셀의 표면을 동일높이로 설정하는 반도체집적회로장치의 제조방법.The semiconductor integrated circuit device according to claim 1, wherein the surface of the good macrocell and the surface of the surrounding macrocell are set at the same height when the good macrocell is embedded in the removal region of the defective macrocell. Manufacturing method.
특허청구의 범위 제1항에 있어서, 상기 불량 매크로셀의 제거영역에 양호한 매크로셀을 매립할때 상기 양호한 매크로셀과 그 주위의 매크로셀 사이에 금속 또는 화합물을 매입하여 양호한 매크로셀을 고정한 후, 상기 금속 또는 그 화합물의 매입 상부를 매크로셀표면에 맞춰서 평탄화하는 반도체집적회로장치의 제조방법.The method according to claim 1, wherein when embedding a good macrocell in a region of removal of the defective macrocell, a good macrocell is fixed by embedding a metal or compound between the good macrocell and the surrounding macrocell. A method of manufacturing a semiconductor integrated circuit device, wherein the buried upper portion of the metal or a compound thereof is planarized according to a macro cell surface.
특허청구의 범위 제1항에 있어서, 상기 매크로셀 사이를 접속하는 배선의 단면적을 매크로셀내의 배선을 단면적보다도 크게하는 반도체집적회로장치의 제조방법.The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the cross-sectional area of the wiring connecting the macro cells is made larger than the cross-sectional area of the wiring in the macro cell.
특허청구의 범위 제1항에서 상기 불량 매크로셀을 반도체웨이퍼의 표면 또는 이면에서 제거하는 반도체집적회로장치의 제조방법.The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the defective macrocell is removed from the surface or the backside of the semiconductor wafer.
특허청구의 범위 제1항에 있어서, 반도체층 사이에 절연층을 구비하는 SOI구조의 반도체 웨이퍼의 칩영역내에 형성된 매크로셀에 대해서 상기 전기적 특성을 검사를 실행하고, 그 결과에 따라서 불량 매크로셀의 바깥둘레에 상기 반도체웨이퍼의 주면측에서 상기 절연층에 이르는 주면측 분할홈을 프토리도그래피기술에 의해 형성하는 공정과 상기 반도체웨이퍼의 이면측에서 상기 주면측 분할홈에 이르는 표면측 분할홈을 형성하는 공정에 의해 상기 불량 매크로셀을 추출한 상기 불량 매크로셀의 추출방법과 마찬가지로 해서 상기 반도체웨이퍼 또는 다른 SOI구조의 반도체웨이퍼에서 추출한 양호한 매크로셀을 상기 불량 매크로셀의 제거영역내에 배치하여 고정하는 규칙적으로 형성함과 동시에 상기 반도체 집적회로장치의 제조방법.The method according to claim 1, wherein the electrical characteristics are inspected for the macrocells formed in the chip region of the semiconductor wafer of the SOI structure having the insulating layer between the semiconductor layers, and according to the result, Forming a main surface side dividing groove extending from the main surface side of the semiconductor wafer to the insulating layer in the outer circumference by a pitography technique and forming a surface side dividing groove extending from the rear surface side of the semiconductor wafer to the main surface side dividing groove In the same manner as in the method of extracting the defective macrocell from which the defective macrocell is extracted, the good macrocell extracted from the semiconductor wafer or the semiconductor wafer of another SOI structure is regularly arranged to be fixed in the removal region of the defective macrocell. And a method of manufacturing the semiconductor integrated circuit device at the same time.
반도체웨이퍼상의 칩영역에 소정의 반도체집적회로소자를 형성한 후 제1차배선공정에 의해서 동일 회로 기능을 갖는 여러개의 매크로셀을 상기 칩영역내에 규칙적으로 형성함과 동시에 상기 매크로셀의 내부에 형성된 시프트레지스터회로부를 거쳐서 매크로셀내의 주회로부에 접속된 테스트패드를 각 매크로셀에 규칙적으로 형성하고,계속해서 상기 칩영역내의 각 매크로셀의 전기적특성을 검사할때에 상기 테스트패드를 통해서 직렬로 입력된 검사데이타를 시프트레지스터회로부를 거쳐서 병렬신호로 변환해서 그 신호를 주회로부에 입력하고, 그 검사 데이타에 의해 주회로부에서 병렬로 출력된 검출데이타를 시프트레지스터회로부를 거쳐서 직렬신호로 변환해서 테스트패드로 출력하고, 그 출력된 검출데이타에 따라서 매크로셀정보를 작성하고, 그 매크로셀정보에 따라서 소정의 매크로셀을 제거한 후 소정의 제거영역에 다른 종류의 회로 기능을 갖는 매크로셀을 매립하고, 또 제2차 배선공정에 의해서 집영역내의 매크로셀 사이를 접속해서 칩 영역내에 소정의 반도체집적회로를 형성하는 반도체집적회로장치의 제조방법.After the predetermined semiconductor integrated circuit device is formed in the chip region on the semiconductor wafer, a plurality of macrocells having the same circuit function are regularly formed in the chip region by the first order wiring process and simultaneously formed in the macrocell. Test pads connected to the main circuit section in the macro cell via the shift register circuit section are regularly formed in each macro cell, and subsequently inputted in series through the test pad when checking the electrical characteristics of each macro cell in the chip area. The test data is converted into a parallel signal via the shift register circuit section, and the signal is input to the main circuit section.The test data is converted into a serial signal through the shift register circuit section by the test data. To generate macro cell information according to the output detection data. After removing the predetermined macro cell according to the macro cell information, the macro cell having a different type of circuit function is embedded in the predetermined removal area, and the macro cells in the collection area are connected by the secondary wiring process. A semiconductor integrated circuit device manufacturing method for forming a predetermined semiconductor integrated circuit in a chip region.
반도체웨이퍼상의 칩영역에 소정의 반도체집적회로소자를 형성한 후 제1차배선공정에 의해서 동일 회로 기능을 갖는 여러개의 매크로셀을 상기 칩영역내에 규칙적으로 형성함과 동시에 상기 매크로셀의 내부에 형성된 시프트레지스터회로부를 거쳐서 매크로셀내의 쥐회로부에 접속된 테스트패드를 각 매크로셀에 규칙적으로 형성하고, 계속해서 상기 칩영역내의 각 매크로셀의 전기적특성을 검사할때에 상기 테스트패드를 통해서 직렬로 입력된 검사데이타를 시프트레지스터회로부를 거쳐서 병렬신호로 변환해서 그 신호를 주회로부에 입력하고, 그 검사 데이타에 의해 주회로부에서 병렬로 출력된 검출데이타를 시프트레지스터회로부를 거쳐서 직렬신호로 변환해서 테스트패드로 출력하고, 그 출력된 검출데이타와 기대값을 비교하는 것에 의해서 매크로셀의 불량의 여부를 판정하고, 그 판정결과에 따라서 매크로셀의 불량인가 아닌가의 정보를 작성한 후 제2차배선공정에 의해서 칩영역내의 양호한 매크로셀 사이를 상기 정보에 따라서 접속해서 칩영역내에 소정의 반도체집적회로를 형성할때 미리 칩영역내에 형성된 예비용의 매크로셀중의 양호한 매크로셀을 불량 메크로셀 대신에 사용하는 반도체집적회로장치의 제조방법.After the predetermined semiconductor integrated circuit device is formed in the chip region on the semiconductor wafer, a plurality of macrocells having the same circuit function are regularly formed in the chip region by the first order wiring process and simultaneously formed in the macrocell. A test pad connected to the mouse circuit part in the macro cell via the shift register circuit part is formed regularly in each macro cell, and subsequently inputted in series through the test pad when checking the electrical characteristics of each macro cell in the chip area. The test data is converted into a parallel signal via the shift register circuit section, and the signal is input to the main circuit section.The test data is converted into a serial signal through the shift register circuit section by the test data. Output by comparing the detected data with the expected value. After determining whether the macro cell is defective or not, the information on whether or not the macro cell is defective is prepared according to the determination result. Then, by the second wiring process, good macrocells in the chip area are connected in accordance with the above information in the chip area. A method for manufacturing a semiconductor integrated circuit device, in which a predetermined macro cell in a spare macro cell previously formed in a chip region is used in place of a defective macro cell when forming a predetermined semiconductor integrated circuit.
반도체웨이퍼상의 칩영역에 소정의 반도체집적회로소자를 형성한 후 제1차배선공정에 의해서 동일 회로 기능을 갖는 여러개의 매크로셀을 상기 칩영역내에 규칙적으로 형성함과 동시에 상기 매크로셀의 내부에 형성된 시프트레지스터회로부를 거쳐서 매크로셀내의 주회로부에 접속된 테스트패드를 각 매크로셀에 규칙적으로 형성하고,계속해서 상기 칩영역내의 각 매크로셀의 전기적특성을 검사할때에 상기 테스트패드를 통해서 직렬로 입력된 검사데이타를 시프트레지스터회로부를 거쳐서 병렬신호로 변환해서 그 신호를 주회로부에 입력하고, 그 검사 데이타에 의해 주회로부에서 병렬로 출력된 검출데이타를 시프트레지스터회로부를 거쳐서 직렬신호로 변환해서 테스트패드로 출력하고, 그 출력된 검출데이타와 기대값을 비교하는 것에 의해서 매크로셀의 불량의 여부를 판정함고 동시에 매크로셀내 배선의 검사를 실행하고, 그 검사의 결과 매크로셀내 배선에 불량이 발견된 경우에는 그 배선의 불량장소를 수정한 후 매크로셀의 불량인가 아닌가의 정보를 작성하고, 그 후 제2차배선공정에 의해서 칩영역내의 양호한 매크로셀 사이를 상기 정보에 따라서 접속해서 칩영역내에 소정의 반도체집적회로를 형성하는 반도체집적회로장치의 제조방법.After the predetermined semiconductor integrated circuit device is formed in the chip region on the semiconductor wafer, a plurality of macrocells having the same circuit function are regularly formed in the chip region by the first order wiring process and simultaneously formed in the macrocell. Test pads connected to the main circuit section in the macro cell via the shift register circuit section are regularly formed in each macro cell, and subsequently inputted in series through the test pad when checking the electrical characteristics of each macro cell in the chip area. The test data is converted into a parallel signal via the shift register circuit section, and the signal is input to the main circuit section.The test data is converted into a serial signal through the shift register circuit section by the test data. Output by comparing the detected data with the expected value. Determine whether the macro cell is defective and simultaneously inspect the wiring in the macro cell. If a defect is found in the wiring in the macro cell, the information on whether the macro cell is defective after correcting the defective place of the wiring. And forming a predetermined semiconductor integrated circuit in the chip region by connecting the good macrocells in the chip region in accordance with the above information by a second wiring process.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임※ Note: The disclosure is based on the initial application.