KR920004810Y1 - High voltage stabilization circuit having op amplifier - Google Patents

High voltage stabilization circuit having op amplifier Download PDF

Info

Publication number
KR920004810Y1
KR920004810Y1 KR2019890007784U KR890007784U KR920004810Y1 KR 920004810 Y1 KR920004810 Y1 KR 920004810Y1 KR 2019890007784 U KR2019890007784 U KR 2019890007784U KR 890007784 U KR890007784 U KR 890007784U KR 920004810 Y1 KR920004810 Y1 KR 920004810Y1
Authority
KR
South Korea
Prior art keywords
voltage
screen
transistor
amplifier
circuit
Prior art date
Application number
KR2019890007784U
Other languages
Korean (ko)
Other versions
KR910001802U (en
Inventor
최한옥
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890007784U priority Critical patent/KR920004810Y1/en
Publication of KR910001802U publication Critical patent/KR910001802U/en
Application granted granted Critical
Publication of KR920004810Y1 publication Critical patent/KR920004810Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185Maintaining dc voltage constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42Flyback transformers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/234Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

OP앰프를 이용한 고압 안정회로High Voltage Stable Circuit Using OP Amplifier

제 1 도는 종래의 회로도.1 is a conventional circuit diagram.

제 2 도는 본 고안에 따른 일실시예의 회로도.2 is a circuit diagram of an embodiment according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : OP앰프 10 : 전압 조절회로5: OP amplifier 10: voltage control circuit

20 : 전압안정화 회로 FBT : 플라이백 트랜스포머20: voltage stabilization circuit FBT: flyback transformer

본 고안은 칼라 텔레비젼의 고압안정 회로에 관한 것으로, 특히 더블스캔(double scan)과 대형 브라운관으로 구성된 텔레비젼에 있어서 고압 변화율을 작게 하여 화면의 크기를 일정하게 유지할 수 있는 OP앰프를 이용한 고압안정화 회로에 관한 것이다.The present invention relates to a high voltage stabilization circuit of a color television, and particularly to a high voltage stabilization circuit using an OP amplifier that can maintain a constant screen size by reducing a high pressure change rate in a television composed of a double scan and a large CRT. It is about.

일반적으로 칼라 텔레비젼의 브라운관은 빔(beam)전류가 크고 또한 직류재생을 하고 있으므로 화면의 밝기에 따라 빔전류가 크게 변동한다. 따라서 고압을 안정시키지 않으면 전압변동에 의해 화면의 크기가 변한다.In general, the CRT of a color television has a large beam current and direct current reproduction, so the beam current varies greatly depending on the brightness of the screen. Therefore, if the high pressure is not stabilized, the size of the screen changes due to the voltage change.

즉, 고압이 내려가면 편향강도가 올라가서 화면이 커지고, 고압이 내려가면 편향 감도가 내려가서 화면이 작아지는 문제점이 있었다.In other words, when the high pressure is lowered, the deflection intensity is increased, the screen is increased, and when the high pressure is lowered, the deflection sensitivity is lowered and the screen is smaller.

제 1 도는 상기와 같은 문제점을 해결하기 위한 종래의 회로도로써, 플라이백 트랜스포머(FBT), 트랜지스터(Q1)-(Q5), 저항(R1-R8), 가변저항(VR1)(VR2), 캐패시터(C1)-(C8), 코일(L1)-(L3), 수평편향 코일(DY) 및 다이오드(D1)-(D5)로 구성되어 있다.1 is a conventional circuit diagram for solving the above problems, and includes a flyback transformer (FBT), transistors (Q1) to (Q5), resistors (R1-R8), variable resistors (VR1) (VR2), and capacitor ( C1)-(C8), coils L1- (L3), horizontal deflection coil DY, and diodes D1- (D5).

상기 회로의 동작을 설명한다. 상기 회로는 빔전류량의 변화를 검출하여 고압 안정화를 이루는 방식으로써, 예를들어 화면이 어두워지면 빔전류가 적게 흐르기 때문에 CRT의 애노드 전압인 고전압이 상승한다. 상기 고전압이 상승하면 상기 플라이백 트랜스포머(FBT)의 ABL(Auto Brightness Limitting)출력도 상승하므로 트랜지스터(Q5)의 베이스에 "하이"전압이 인가되어 상기 트랜지스터(Q5)는 "온"된다. 상기 트랜지스터(Q5)가 "온"되면 제너다이오드(ZD2)와 가변저항(VR1)을 거쳐 트랜지스터(Q4)의 에미터 바이어스가 올라가기 때문에 상기 트랜지스터(Q4)는 "오프"된다. 따라서 트랜지스터(Q3)의 베이스에는 제너다이오드(ZD1)을 통하여 "하이"상태의 바이어스가 인가되므로 "온"되며, 또한 트랜지스터(Q2)도 "온"된다. 따라서 화면의 크기가 축소된 방향으로 동작한다.The operation of the circuit will be described. The circuit detects a change in the amount of beam current and stabilizes the high voltage. For example, when the screen is dark, the beam current flows less and the high voltage, which is the anode voltage of the CRT, increases. When the high voltage rises, the ABL (Auto Brightness Limitting) output of the flyback transformer FBT also increases, so that a "high" voltage is applied to the base of the transistor Q5, and the transistor Q5 is "on". When the transistor Q5 is "on", the emitter bias of the transistor Q4 rises through the zener diode ZD2 and the variable resistor VR1, so that the transistor Q4 is "off". Therefore, since the bias of the "high" state is applied to the base of the transistor Q3 through the zener diode ZD1, it is "on", and the transistor Q2 is also "on". Therefore, the size of the screen operates in the reduced direction.

그러나 화면이 밝아지면 빔전류가 많이흐리기 때문에 상기 CRT 고전압이 하강한다. 상기 고전압이 하강하면 상기 플라이백 트랜스포머(FBT)의 ABL출력도 하강한다. 따라서 상기 트랜지스터(Q1)-(Q5)의 동작은 상기 화면이 어두울때와 반대의 동작을 하게 되므로 화면의 크기가 확대되는 방향으로 동작하게 된다.However, when the screen is bright, the CRT high voltage drops because the beam current flows a lot. When the high voltage drops, the ABL output of the flyback transformer FBT also drops. Therefore, the operations of the transistors Q1 to Q5 operate in the opposite direction to when the screen is dark, and thus operate in the direction in which the size of the screen is enlarged.

따라서 상기와 같은 종래의 회로는 화면의 밝기에 따라 고압변동율이 크므로 화면의 크기의 변화율이 커지는 문제점이 있었다.Therefore, the conventional circuit as described above has a problem in that the rate of change of the size of the screen is large because the high voltage fluctuation rate is large according to the brightness of the screen.

따라서 본 고안의 목적은 상기와 같은 종래의 문제점을 감안하여 화면의 밝기에 무관하게 화면의 크기를 일정하게 유지시킬 수 있는 OP앰프를 이용한 고압 안정화 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a high voltage stabilization circuit using an OP amplifier that can maintain a constant size of the screen regardless of the brightness of the screen in view of the conventional problems as described above.

상기의 목적을 달성하기 위한 본 고안에 따르면, 수평 출력신호를 입력하여 CRT의 애노드에 빔전류를 흘려주는 플라이백 트랜스포머(FBT)를 구비한 고압 안정화 회로에 있어서, 상기의 CRT의 화면밝기에 대응되는 전압과 미리설정된 전압과의 차를 OP앰프로써 검출하여 화면의 밝기에 무관하게 화면의 크기를 일정하도록 하기위한 전압조절 회로(10)와, 상기 전압조절 회로(10)와 상기 플라이백 트랜스포머(FBT)간에 연결되어 상기 CRT의 애노드전압을 항상 일정하도록 해주기 위해 상기 전압조절회로(10)의 검출 출력에 응답하여 플라이백 트랜스포머(FBT)에 인가되는 전원전압을 단속하는 고압안정화 회로(20)가 마련되어 진다.According to the present invention for achieving the above object, in the high-voltage stabilization circuit having a flyback transformer (FBT) for inputting a horizontal output signal and flowing a beam current to the anode of the CRT, corresponding to the screen brightness of the CRT A voltage regulating circuit 10 for detecting a difference between a predetermined voltage and a predetermined voltage by using an OP amplifier so that the size of the screen is constant regardless of the brightness of the screen, the voltage regulating circuit 10 and the flyback transformer ( A high voltage stabilization circuit 20 which is connected between the FBT and regulates the power supply voltage applied to the flyback transformer FBT in response to the detection output of the voltage regulating circuit 10 so as to make the anode voltage of the CRT always constant. It is prepared.

상기의 구성에 따라 화면의 크기는 화면의 밝기와 무관하게 일정한 크기로 유지될 것이다.According to the above configuration, the size of the screen will be maintained at a constant size regardless of the brightness of the screen.

이하 본 고안을 첨부한 도면을 참조하여 구성 및 동작을 상세히 설명한다.Hereinafter, the configuration and operation will be described in detail with reference to the accompanying drawings.

제 2 도는 본 고안에 따른 일실시예의 회로도로써, 저전압(+B1)이 저항(R1)에 연결되고 저전압(+B2)이 저항(R2)에 연결되며 상기 저항(R2)는 저항(R3)에 연결되고, 상기 저항(R1)은 OP앰프(5)의 (-)입력단에 연결되며 상기 저항(R3)는 상기 OP앰프(5)의 (+)입력단에 연결되고, 상기 OP앰프(5)의 출력단이 저항(R4)를 사이에 두고(+)입력단에 연결되며 상기 저항들(R2)(R3)사이에 캐소드가 연결되고 애노드가 접지되는 제너다이오드(ZD)가 연결되고, 상기 제너다이오드(ZD)와 나란히 캐패시터(C1)가 연결된 구성은 상기 전압조절회로(10)에 대응되고, 트랜지스터(Q1)의 베이스에 상기 전압조절회로(10)의 OP앰프(5)의 출력에 접속된 저항(R5)이 연결되고 콜렉터에 저항(R8)이 연결되며 에미터에 저항(R7)이 연결되고 상기 트랜지스터(Q1)의 에미터와 저항(R7)사이와 상기 저전압(+B2)간에 저항(R6)이 연결되며 트랜지스터(Q2)의 베이스에 상기 트랜지스터(Q1)의 콜렉터가 연결되고 콜렉터에 저항(R9)이 연결되며 에미터에 트랜지스터(Q3)의 베이스가 연결되고 에미터에 태패시터(C2)가 연결되며 전원전압(+B3)가 캐패시터(C3)와 상기 저항(R8),(R9)과 상기 트랜지스터(Q3)의 콜렉터에 공통 연결되고 상기 트랜지스터(Q3)의 콜렉터와 에미터사이에 저항(R10)이 연결되고 상기 트랜지스터(Q3)의 에미터에 저항(R11)이 연결된 구성은 상기 고압 안정화회로(20)에 대응됨을 알 수 있다.2 is a circuit diagram of an embodiment according to the present invention, in which a low voltage (+ B1) is connected to a resistor (R1), a low voltage (+ B2) is connected to a resistor (R2), and the resistor (R2) is connected to a resistor (R3). The resistor R1 is connected to the (−) input terminal of the OP amplifier 5, and the resistor R3 is connected to the (+) input terminal of the OP amplifier 5, and the An output terminal is connected to an input terminal with a resistor R4 therebetween (+), a zener diode ZD having a cathode connected between the resistors R2 and R3 and an anode grounded, and the zener diode ZD. The capacitor C1 is connected to the capacitor C1 in parallel to the voltage regulating circuit 10, and a resistor R5 connected to the output of the OP amplifier 5 of the voltage regulating circuit 10 at the base of the transistor Q1. ) Is connected, resistor R8 is connected to the collector, resistor R7 is connected to the emitter, and between the emitter and resistor R7 of the transistor Q1 and between the low voltage (+ B2) R6 is connected, a collector of the transistor Q1 is connected to the base of the transistor Q2, a resistor R9 is connected to the collector, a base of the transistor Q3 is connected to the emitter, and a capacitor C2) is connected, the power supply voltage (+ B3) is commonly connected to the capacitor (C3) and the collector of the resistors (R8), (R9) and the transistor (Q3) and between the collector and emitter of the transistor (Q3) It can be seen that the configuration in which the resistor R10 is connected and the resistor R11 is connected to the emitter of the transistor Q3 corresponds to the high voltage stabilization circuit 20.

또한 상기 안정화 회로(20)의 트랜지스터(Q3)의 에미터에 1차측에는 플라이백 트랜스포머(FBT)가 연결되어 있다.In addition, a flyback transformer FBT is connected to a primary side of the emitter of the transistor Q3 of the stabilization circuit 20.

따라서 상기 제 2 도의 회로동작을 상술한 구성에 의거하여 상세히 설명한다.Therefore, the circuit operation of FIG. 2 will be described in detail based on the above-described configuration.

먼저, 플라이백 트랜스포머(FBT)의 일차측을 통하여 수평 출력단으로부터 인가되는 수평 출력신호가 입력되면 이차측에는 이에 대응한 빔전류가 흐르게 된다.First, when a horizontal output signal applied from the horizontal output terminal is input through the primary side of the flyback transformer FBT, a corresponding beam current flows to the secondary side.

여기서 화면이 밝을 경우에, 플라이백 트랜스포머(FBT)의 2차측에 많은 양의 빔전류가 흐르게 되어 CRT의 애노드 고전압은 낮아지게 되며, 따라서 상기 플라이백 트랜스포머(FBT)의 ABL출력도 낮아지게 된다.Here, when the screen is bright, a large amount of beam current flows to the secondary side of the flyback transformer FBT, so that the anode high voltage of the CRT is lowered, and thus the ABL output of the flyback transformer FBT is also lowered.

그때 저전압(+B1)이 저항(R1)을 거쳐 OP앰프(5)의 (-)입력단에 상기 화면의 밝을 경우에 일치되는 전압으로 입력된다. 또한 저전압(+B2)이 저항(R2)를 거쳐 입력되면 제너다이오드(ZD)에 의해 기준전압이 설정되어 저항(R3)를 통해 상기 OP앰프(5)의 (+)입력단에 입력된다. 즉, 이경우에 있어서 상기(+) 및 (-)입력단에 입력되는 전압은 거의 동일하게 된다. 따라서 상기 OP앰프(5)의 출력단에서 낮은 전압을 출력하게 저항(R5)를 통하여 트랜지스터(Q1)의 베이스에 인가된다. 또한 상기 출력전압은 저항(R4)을 통해 (+)입력단에 피드백되며, 입력되는 저전압(+B2)은 저항(R6)와 (R7)에 의해 분압되어 저항(R6)을 통해 상기 트랜지스터(Q)의 에미터에 인가된다. 따라서 트랜지스터(Q1)는 "오프"되어 콜렉터에 저항(R8)을 통해 전원전압(+B3)가 인가되며, 상기 전원전압(+B2)는 트랜지스터(Q2)의 베이스에 인가된다. 상기 트랜지스터(Q2)는 베이스에 인가되는 전압이 높으므로 "온"되고, 따라서 트랜지스터(Q3)도 "온"되어 에미터의 전위는 전원전압(+B3)이된다.At that time, the low voltage (+ B1) is input to the negative input terminal of the OP amplifier (5) via a resistor (R1) at a voltage corresponding to that when the screen is bright. In addition, when the low voltage (+ B2) is input through the resistor (R2), the reference voltage is set by the zener diode (ZD) and is input to the (+) input terminal of the OP amplifier 5 through the resistor (R3). That is, in this case, the voltages input to the (+) and (-) input terminals are almost the same. Accordingly, the output terminal of the OP amplifier 5 is applied to the base of the transistor Q1 through the resistor R5 to output a low voltage. In addition, the output voltage is fed back to the (+) input terminal through the resistor (R4), the input low voltage (+ B2) is divided by the resistors (R6) and (R7) to the transistor (Q) through the resistor (R6) Is applied to the emitter. Thus, transistor Q1 is " off " so that power supply voltage + B3 is applied to collector through resistor R8, and power supply voltage + B2 is applied to base of transistor Q2. The transistor Q2 is " on " because the voltage applied to the base is high, so the transistor Q3 is also " on " so that the emitter's potential becomes the power supply voltage (+ B3).

따라서 플라이백 트랜스포머(FBT)에 인가되는 전압을 높여 고압을 유지하게 하여 화면의 크기를 일정하도록 유지하게 한다.Therefore, by increasing the voltage applied to the flyback transformer (FBT) to maintain a high pressure to maintain a constant size of the screen.

그러나 상기의 경우와 반대로 화면이 어두워지면 빔전류가 적게 흐르게 되어 CRT의 애노드전압이 높아진다.However, in contrast to the above case, when the screen is dark, the beam current flows less and the anode voltage of the CRT is increased.

따라서 상기 플라이백 트랜스포머(FBT)의 ABL출력도 높아지게 된다.Therefore, the ABL output of the flyback transformer (FBT) is also increased.

그때 OP앰프(5)의 (-)단에는 화면이 어두울때와 동일한 전압이 인가된다. 그러나 (+)입력단에는 제너다이오드(ZD)에 의해 설정된 기준전압과 피드백되는 전압이 합쳐져 입력된다. 따라서 상기 OP앰프(5)의 출력은 화면이 밝을 경우보다 커지게 되며, 따라서 저항(R5)을 거쳐 트랜지스터(Q1)의 베이스에는 높은 전압이 인가된다. 상기 배이스전압이 저전압(+B2)이 저항(R6)와 (R7)에 의해 분압된 전압보다 커지게 되면 상기 트랜지스터(Q1)는 "온"되므로 트래지스터(Q2)의 베이스에는 낮은전압이 인가된다. 따라서 트랜지스터(Q2)(Q3)는 "오프"되고 저항(R10)에 의해 전압강하된 전원전압(+B3)이 플라이백 트랜스포머(FBT)에 인가되는 전압을 낮게해주어 항상 일정한 고압을 CRT의 애노드에 공급하므로 화면의 크기가 항상 일정하다.At that time, the same voltage is applied to the negative terminal of the OP amplifier 5 as when the screen is dark. However, at the positive input terminal, the reference voltage set by the zener diode ZD and the voltage fed back are input together. Therefore, the output of the OP amplifier 5 becomes larger than when the screen is bright, and therefore, a high voltage is applied to the base of the transistor Q1 through the resistor R5. When the bass voltage becomes lower than the voltage divided by the resistors R6 and R7 when the low voltage + B2 becomes greater than the voltage Q1, the transistor Q1 is turned on so that a low voltage is applied to the base of the transistor Q2. . Therefore, the transistors Q2 and Q3 are " off " and the supply voltage + B3, which is dropped by the resistor R10, lowers the voltage applied to the flyback transformer FBT so that a constant high voltage is always applied to the anode of the CRT. As you feed, the size of the screen is always constant.

상술한 바와같이 본 고안은 화면의 밝기가 변하더라도 화면의 크기가 항상 일정하게 유지할 수 있는 잇점이 있다.As described above, the present invention has an advantage that the size of the screen can be kept constant even if the brightness of the screen changes.

Claims (1)

수평출력 신호를 입력하여 CRT의 애노드에 빔전류를 흘려주는 플라이백 트랜스포머(FBT)를 구비한 고압 안정화 회로에 있어서, 상기 CRT의 화면밝기에 대응되는 전압과 미리 설정된 전압과의 차를 OP앰프로써 검출하여 화면의 밝기에 무관하게 화면의 크기를 일정하도록 하기위한 전압조절 회로(10)와, 상기 전압조절회로(10)와 상기 플라이백 트랜스포머(FBT)간에 연결되어 상기 CRT의 애노드전압을 항상 일정하도록 해주기 위해 상기 전압조절회로(10)의 검출 출력에 응답하여 플라이백 트랜스포머(FBT)에 인가되는 전원전압을 단속하는 고압안정화 회로(20)로 구성됨을 특징으로 하는 OP앰프를 이용한 고압안정화 회로.In a high voltage stabilization circuit having a flyback transformer (FBT) for inputting a horizontal output signal and flowing a beam current to an anode of a CRT, the op amp uses a difference between a voltage corresponding to the screen brightness of the CRT and a predetermined voltage. It is connected between the voltage regulating circuit 10 and the voltage regulating circuit 10 and the flyback transformer (FBT) to detect and uniform the size of the screen irrespective of the brightness of the screen so that the anode voltage of the CRT is always constant. A high voltage stabilization circuit using an OP amplifier, characterized in that the high voltage stabilization circuit 20 for intermittent the power supply voltage applied to the flyback transformer (FBT) in response to the detection output of the voltage regulation circuit (10).
KR2019890007784U 1989-06-03 1989-06-03 High voltage stabilization circuit having op amplifier KR920004810Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890007784U KR920004810Y1 (en) 1989-06-03 1989-06-03 High voltage stabilization circuit having op amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890007784U KR920004810Y1 (en) 1989-06-03 1989-06-03 High voltage stabilization circuit having op amplifier

Publications (2)

Publication Number Publication Date
KR910001802U KR910001802U (en) 1991-01-25
KR920004810Y1 true KR920004810Y1 (en) 1992-07-20

Family

ID=19286853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890007784U KR920004810Y1 (en) 1989-06-03 1989-06-03 High voltage stabilization circuit having op amplifier

Country Status (1)

Country Link
KR (1) KR920004810Y1 (en)

Also Published As

Publication number Publication date
KR910001802U (en) 1991-01-25

Similar Documents

Publication Publication Date Title
US5034667A (en) Raster size regulating circuit
KR920004810Y1 (en) High voltage stabilization circuit having op amplifier
KR910009432B1 (en) Television receiver power supply regulation responding to beam current change
KR100337753B1 (en) Video display device
CN100403784C (en) Automatic gain regulating circuit and method for colour television picture
KR19990005563A (en) Size compensation circuit of multi-mode monitor
KR0127157Y1 (en) Automatic luminance limiting circuit by using micom
KR830002172B1 (en) Auto kinescope bias device
KR0174624B1 (en) CRT focus voltage stabilization circuit using high frequency components
US4870331A (en) Circuit arrangement for a picture display device for the stabilization of the size of the picture displayed
KR920001483Y1 (en) Automatic luminance control circuit of color tv
KR0153440B1 (en) High voltage stabilization circuit
KR0137275B1 (en) Vertical tracking circuit
KR910005805Y1 (en) Frequency compensation circuit
KR920000912Y1 (en) High voltage stabilization circuit
KR940005072Y1 (en) High voltage stabilization device
KR20010011894A (en) Automatic brightness limiting circuit of monitor
KR970006986Y1 (en) Black level correcting circuit
KR0135196B1 (en) A stabilizing circuit of horizontal size of monitor
KR100364735B1 (en) The control circuit of high voltage part by brightness of monitor in video display appliance
KR19990003615U (en) Vertical Size Compensation Circuit of Monitor
KR920002646Y1 (en) High voltage stabilization circuit
KR910003669Y1 (en) Vertical size compensating circuit
KR900000565Y1 (en) Compensating circuits of brightness
GB2325601A (en) Horizontal width regulation circuit for a CRT display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee