KR920004338Y1 - Circuit for detecting and controlling two carrier voice identification signal - Google Patents
Circuit for detecting and controlling two carrier voice identification signal Download PDFInfo
- Publication number
- KR920004338Y1 KR920004338Y1 KR2019860021928U KR860021928U KR920004338Y1 KR 920004338 Y1 KR920004338 Y1 KR 920004338Y1 KR 2019860021928 U KR2019860021928 U KR 2019860021928U KR 860021928 U KR860021928 U KR 860021928U KR 920004338 Y1 KR920004338 Y1 KR 920004338Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- current
- circuit
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안 음성다중 ID신호검출 및 제어회로의 주변 구성도1 is a peripheral configuration diagram of a voice multiple ID signal detection and control circuit of the present invention.
제 2 도는 본 고안의 실시예를 나타낸 회로도2 is a circuit diagram showing an embodiment of the present invention
제 3a, b 도는 본 고안에 따른 히스테리시스 특성도3a, b or hysteresis characteristics according to the present invention
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
4 : 제1저대역 필터 5 : 제2저대역 필터4: first low band filter 5: second low band filter
6 : ID 신호검출 및 제어회로 11 : 비교부6 ID signal detection and control circuit 11 comparison unit
12 : 출력제어부 13 : 제1전류소스12: output control unit 13: the first current source
14 : 제2전류소스 15 : 제1전류미러14 second current source 15 first current mirror
16 : 제2전류미러16: second current mirror
본 고안은 음성다중 ID 신호검출 및 제어회로에 관한 것으로, 특히 음성다중 ID 신호검출 시스템에서 입력감도에 대한 히스테리시스 특성을 갖도록 하고 비교기의 입력전압이 높아지게 하여 외부 잡음 등에 강한 시스템을 가질 수 있도록 한 것이다.The present invention relates to a voice multiple ID signal detection and control circuit, and in particular, to have a hysteresis characteristic for input sensitivity in a voice multiple ID signal detection system and to increase the input voltage of a comparator so as to have a strong system such as external noise. .
일반적으로 ID신호를 검출하여 음성다중 신호 조절부와 매트릭스부를 제어하는 구성은 제 1 도와 같이 이루어진다.In general, the configuration of controlling the voice multiple signal control unit and the matrix unit by detecting the ID signal is performed as in the first diagram.
즉, 변조된 ID신호(S)를 검파하는 ID신호검파회로(1)와, 상기 ID신호검파회로(1)의 파이롯트 신호로부터 각각 스테레오 ID신호와 이중음성 ID신호를 검출하는 제1PLL (phase-lodked loop)회로 (2) 및 제2PLL회로(3)과, 상기 제1, 2 PLL회로(2)(3)의 출력신호를 필터링하는 제1저대역 필터(4) 및 제2저대역 필터(5)와, 상기 제1, 2저대역 필터(4)(5)의 출력을 비교하고 ID신호를 검출하여 음성다중 신호 조절부 및 스테레오, 이중음성 신호, 모노에 따라 동작하는 매트릭스부(7)를 제어하는 ID신호검출 및 제어회로(6)를 구비하여 이루어진다.That is, an ID signal detection circuit 1 for detecting the modulated ID signal S and a first PLL (phase-L) for detecting a stereo ID signal and a dual voice ID signal from the pilot signal of the ID signal detection circuit 1, respectively. a first low band filter 4 and a second low band filter for filtering output signals of the lodked loop circuit 2 and the second PLL circuit 3, and the first and second PLL circuits 2 and 3. 5) and the output of the first and second low band filters 4 and 5, and detect an ID signal, and perform an audio multiple signal control unit and a matrix unit 7 operating according to a stereo, dual audio signal, and mono. And an ID signal detection and control circuit 6 for controlling the control.
본 고안은 상기 ID신호검출 및 제어회로(6)에 관한 것으로 2개의 PLL 출력을 입력으로 하여 2개의 출력을 내어 음성다중신호 및 매트릭스 제어를 할 수 있는 회로를 제공하기 위한 것인 바, 이하에서 본 고안의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.The present invention relates to the ID signal detection and control circuit (6) to provide a circuit capable of performing a voice multiple signal and a matrix control by outputting two outputs by inputting two PLL outputs, An embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 본 고안의 회로도로 제 1 도에서의 스테레오 ID신호검출용 PLL(2)와 이중음성 ID신호 검출용 PLL(3)로 부터의 출력을 비교하는 트랜지스터(Q7~Q9, Q14), 저항(R12)으로 된 비교부(11)와, 상기 비교부(11)의 출력에 따라 스위칭되어 음성다중 신호조절부 및 매트릭스부(7)를 제어하는 출력을 내보내는 트랜지스터(Q3~Q6), 저항 (Rs)(R4)으로 된 출력제어부(12)와, 상기 출력제어부(12)로 부터 하이레벨이 출력될 때 동작하여 제1, 2전류미리가 동작하게 하는 트랜지스터(Q10)(Q11), 저항(R8)으로 된 제1전류소스(13) 및 트랜지스터(Q12)(Q13), 저항(R11)으로 된 제2전류소스(14)와, 상기 제1, 2전류소스(13)(4)가 동작할 때 트랜지스터를 전류원으로 사용하여 같은 크기의 전류를 계속 출력시키는 트랜지스터(Q1)(Q2), 저항(R1)(R2)으로 된 제1전류미러(15) 및 트랜지스터(Q15)(Q16), 저항(R5)(R6)으로 된 제2전류미러(16)를 구비하여 이루어진 것이다.2 is a circuit diagram of the present invention, and transistors Q 7 to Q 9 and Q 14 comparing outputs from the PLL 2 for detecting a stereo ID signal and the PLL 3 for detecting a dual voice ID signal in FIG. ) And a transistor (Q 3 ~ ~) which is switched according to the output of the comparator (11) and resistor (R 12 ) and outputs for controlling the voice multiple signal control unit and the matrix unit (7). Q 6 ), an output control unit 12 composed of a resistor Rs (R 4 ) and a transistor Q operating when a high level is output from the output control unit 12 to allow the first and second currents to operate in advance. 10 ) (Q 11 ), the first current source 13 of the resistor (R 8 ) and the transistor (Q 12 ) (Q 13 ), the second current source 14 of the resistor (R 11 ), and the When the 1 and 2 current sources 13 and 4 operate, transistors Q 1 (Q 2 ) and resistors R 1 (R 2 ) which continuously output currents of the same magnitude using the transistor as a current source. First Current Mirror 15 and Trans The second current mirror 16 is formed of the resistors Q 15 and Q 16 and the resistors R 5 and R 6 .
도면에서 미 설명된 부호 VREF는 기준전압, V13는 바이어스 전압 R9, R10, R14, R15는 저항이다.In the figure, reference numeral V REF, which is not described, is a reference voltage, and V 13 is a bias voltage R 9 , R 10 , R 14 , and R 15 is a resistor.
이와같이 구성된 본 고안은 입력신호단자(B1)를 통한 입력전압이 기준전압 (VREF)보다 높아지게 되면 비교부(11)의 트랜지스터(Q7)가 온됨과 동시에 트랜지스터 (Q8)(Q9)의 에미터 전압이 높아져서 트랜지스터(Q8)(Q9)는 오프되므로 출력제어부(12)의 저항(Rs)양단의 전압강하가 커져 트랜지스터(Q5)(Q6)가 오프되고 트랜지스터(Q3) (Q4)는 온된다.According to the present invention configured as described above, when the input voltage through the input signal terminal B 1 becomes higher than the reference voltage V REF , the transistor Q 7 of the comparator 11 is turned on and at the same time, the transistor Q 8 (Q 9 ). Since the emitter voltage of the transistor is increased, the transistor Q 8 (Q 9 ) is turned off, so that the voltage drop across the resistor Rs of the output control unit 12 increases, so that the transistor Q 5 (Q 6 ) is turned off and the transistor Q 3 ) (Q 4 ) is on.
따라서 트랜지스터(Q4)의 콜렉터를 통하여 하이레벨의 전압이 출력신호단자(D1)로 출력되고, 트랜지스터(Q5)의 콜렉터에는 전류가 흐르지 않아 출력신호단자(D2)의 출력전압은 로우레벨이 된다.Therefore, a high level voltage is output to the output signal terminal D 1 through the collector of the transistor Q 4 , and no current flows through the collector of the transistor Q 5 , so the output voltage of the output signal terminal D 2 is low. It becomes a level.
또 트랜지스터(Qs)의 콜렉터 전류가 제1전류소스(13)의 트랜지스터(Q11)의 베이스에 인가되어 트랜지스터(Q11)가 온되면서 트랜지스터(Q10)가 온되므로 제1전류미러 (15)가 동작하여 트랜지스터(Q1)의 콜렉터에 전류(I)가 흐르게 되며 걸국 저대역 필터 (1)에 흐르는 전류는 트랜지스터(Q1)의 콜렉터 전류(I)만큼 증가하여 입력전압도 저항(R7)×콜렉터 전류(I)만큼 증가하게 된다.In addition, since the collector current of the transistor Qs is applied to the base of the transistor Q 11 of the first current source 13 and the transistor Q 11 is turned on, the transistor Q 10 is turned on. Is operated so that the current in the collector of transistor Q 1 I) flows and the current flowing through the low pass filter 1 of the station is the collector current of the transistor Q 1 ( The input voltage is increased by I) and the resistance (R 7 ) x collector current ( Increase by I).
여기서 제 1 도에서의 변조된 ID입력신호(S)의 레벨이 증가하는 경우에는 ID신호검출용 PLL회로(4)(5)의 출력전류가 증가하게 되며 또한 입력전압은 전술한 바와 같은 동작에 의해 제 3 도의 a의 상승하는 화살표방향(Viu)과 같이 증가하게 된다.Here, in the case where the level of the modulated ID input signal S in FIG. 1 increases, the output current of the ID signal detection PLL circuits 4 and 5 increases, and the input voltage is reduced to the above operation. This increases as shown by the rising arrow direction Viu of a in FIG.
또, ID신호 입력 레벨이 감소하여 ID신호 검출용 PLL회로(4)(5)의 출력, 즉 ID신호 검출 및 제어회로(6)의 입력전압이 떨어지는 경우에는 제 3a도의 하강하는 화살표 방향(Viu)과 같이 감소하게 되어 그림과 같은 히스테리시스 특성을 갖게 되는 것이다.In addition, when the output of the ID signal detection PLL circuits 4 and 5, i.e., the input voltage of the ID signal detection and control circuit 6 falls, the direction of the downward arrow (Viu) in FIG. As shown in the figure, the hysteresis characteristics are shown in the figure.
또한 이러한 ID신호검출 및 제어회로(6)의 출력신호단자(D1)(D2)에 의하여 제 3b도와 같은 히스테리시스 특성을 갖게 되며 이러한 출력신호단자(D1)(D2)의 전압이 음성다중 시스템의 메트릭스부 조절과 다른 부분의 제어를 하게 되는 것으로, 입력 신호단자(B2)를 통하여 입력전압이 인가되는 경우에도 상기와 같은 동작원리에 의해 제어를 하게 된다.In addition, the ID signal detection and output signal terminals D 1 and D 2 of the control circuit 6 have hysteresis characteristics as shown in FIG. 3B, and the voltage of the output signal terminals D 1 and D 2 is negative. The control of the matrix and the other parts of the multiple system is controlled, even if the input voltage is applied through the input signal terminal (B 2 ) is controlled according to the above operating principle.
이상과 같은 본 고안은 음성다중 ID신호 검출 시스템에서 입력감도에 대한 히스테리시스 특성을 얻을 수 있으며, 또한 어떤 레벨에서 일단 ID신호가 검출되면 본 고안의 동작에 의하여 ID신호 검출 및 제어회로(6)의 입력전압이 높아지므로 외부 잡음 등에 의해서 변화될 수 있는 ID신호검출 및 제어회로(6)의 입력전압에 이득이 생겨서 더 안정된 동작 특성, 즉 잡음에 강한 특성을 가질 수 있는 효과가 있다.The present invention as described above can obtain the hysteresis characteristics of the input sensitivity in the voice multiple ID signal detection system, and once the ID signal is detected at a certain level, the ID signal detection and control circuit 6 Since the input voltage is increased, gain is generated in the ID signal detection and the input voltage of the control circuit 6, which can be changed by external noise, etc., which has the effect of having a more stable operation characteristic, that is, a strong characteristic against noise.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860021928U KR920004338Y1 (en) | 1986-12-30 | 1986-12-30 | Circuit for detecting and controlling two carrier voice identification signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860021928U KR920004338Y1 (en) | 1986-12-30 | 1986-12-30 | Circuit for detecting and controlling two carrier voice identification signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880013952U KR880013952U (en) | 1988-08-31 |
KR920004338Y1 true KR920004338Y1 (en) | 1992-06-25 |
Family
ID=19258618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860021928U KR920004338Y1 (en) | 1986-12-30 | 1986-12-30 | Circuit for detecting and controlling two carrier voice identification signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920004338Y1 (en) |
-
1986
- 1986-12-30 KR KR2019860021928U patent/KR920004338Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880013952U (en) | 1988-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4406955A (en) | Comparator circuit having hysteresis | |
US5059921A (en) | Amplifier having two operating modes | |
EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
JPH0533851B2 (en) | ||
EP0919082B1 (en) | A differential amplifier, an integrated circuit, and a telephone | |
JPH0546571B2 (en) | ||
KR920004338Y1 (en) | Circuit for detecting and controlling two carrier voice identification signal | |
US4956616A (en) | Muting circuit for audio amplifiers | |
EP0638997B1 (en) | Servo circuit | |
EP0149749B1 (en) | Current threshold detector | |
CA1091162A (en) | Temperature insensitive dc voltage detection and protection circuit | |
KR0167562B1 (en) | Current threshold detector circuit | |
US4215318A (en) | Push-pull amplifier | |
US3764931A (en) | Gain control circuit | |
GB1513448A (en) | Single-ended to push-pull converter | |
JP3659741B2 (en) | Output transistor protection circuit | |
KR0167563B1 (en) | Fractional load current detector | |
JP4221123B2 (en) | Regulator circuit | |
JPH04295222A (en) | Stabilized power supply circuit | |
JP3063345B2 (en) | Saturation prevention circuit | |
SU1171967A1 (en) | Synchronous demodulator | |
JPH088702A (en) | Digital input circuit | |
JPS61205030A (en) | Signal processor | |
JP2797519B2 (en) | Amplitude comparison circuit | |
KR930007536Y1 (en) | Deciding circuit for voltage level |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19971229 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |