Claims (22)
1매의 반도체 웨이퍼상에 있는 다수의 반도체 칩을 상기 반도체 웨이퍼상에서 배선 접속하여 하나의 디바이스를 형성한 반도체 집적회로 장치에 있어서, 배선 패턴이 그려진 포토마스크를 통한 광등을 반도체 웨이퍼상에 도포된 포토레지스트등으로 조사하는 공정을 거쳐서 배선이 형성되고, 상기 광등의 조사는 상기 반도체 웨이퍼상을 다수의 조사범위로 나누어서 실행되고, 상기 조사범위중 인접하는 조사범위는 서로 중첩부분을 가지며, 상기 중첩부분은 상기 인접하는 조사범위 중 어느것의 조사시에도 포토마스크의 음영으로 되는 제1의 부분과 상기 인접하는 조사범위중 어느것의 조사시에도 포토마스크를 통한 광등이 조사되는 제2의 부분을 포함하고 상기 조사범위내에 형성되는 배선이 상기 제1의 부분 또는 제2의 부분을 거쳐서 인접하는 조사범위내에 형성되는 배선과 서로 접속되어 있는 반도체 집적회로장치.A semiconductor integrated circuit device in which a plurality of semiconductor chips on one semiconductor wafer are interconnected on the semiconductor wafer to form one device, comprising: a photo coated with light on a semiconductor wafer through a photomask on which a wiring pattern is drawn; A wiring is formed through a step of irradiating with a resist or the like, and the irradiation of the light is performed by dividing the semiconductor wafer image into a plurality of irradiation ranges, and adjacent irradiation ranges of the irradiation ranges have overlapping portions with each other. Includes a first portion that becomes a shadow of the photomask in any of the adjacent irradiation ranges and a second portion in which light through the photomask is irradiated in any of the adjacent irradiation ranges; The wiring formed in the irradiation range is adjacent to each other via the first portion or the second portion. A semiconductor integrated circuit device connected to each other with wirings formed within a dead range.
특허청구의 범위 제1항에 있어서, 상기 조사범위의 증첩부분에 형성되고, 서로 인접하는 조사범위내에 형성되는 배선 상호간을 접속하는 배선은 다른 배선보다 폭넓게 형성되어 있는 반도체 집적회로장치.The semiconductor integrated circuit device according to claim 1, wherein the wirings formed in the overlapping portions of the irradiation ranges and interconnecting the wirings formed in the adjacent irradiation ranges are formed wider than other wirings.
특허청구의 범위 제2항에 있어서, 상기 조사범위 상호간의 배선의 선폭은 조사범위내를 배선 접속하는 배선의 선폭 및 광등의 조사시에 발생하는 조사범위 서로의 상대적인 위치어긋남에 따라서 결정되는 반도체 집적회로장치.The semiconductor integrated circuit according to claim 2, wherein the line widths of the wirings between the irradiation ranges are determined according to the relative positional deviations between the line widths of the wirings connected within the irradiation range and the irradiation ranges generated at the time of irradiation with light. Circuitry.
특허청구의 범위 제1항에 있어서, 상기 광등의 조사범위는 하나의 상기 반도체칩 및 그 주변부분을 포함하도록 결정되어 있는 반도체 집적회로 장치.The semiconductor integrated circuit device according to claim 1, wherein the light irradiation range is determined to include one of the semiconductor chips and a peripheral portion thereof.
1매의 반도체 웨이퍼상에 있는 다수의 반도체 칩을 상기 반도체 웨이퍼상에서 배선 접속하여 하나의 디바이스를 형성한 반도체 집적회로장치의 배선형성 방법에 있어서, 반도체 웨이퍼상에 금속막을 피착시키는 공정, 포토 레지스트를 상기 금속막상에 도포하여 포토레지스트막을 형성하는 공정, 상기 조사범위내에 도포된 상기 포토레지스트막의 적어도 일부분을 감광시키기 위해 상기 반도체 웨이퍼상의 일부분에 대하여 배선 패턴이 그려진 포토 마스크를 통한 광등을 조사하는 공정, 인접하는 조사범위 끼리가 서로 중첩부분을 갖도록 조사범위를 이동하고, 상기 중첩부분에는 어느것의 조사범위로의 조사시에도 포토마스크의 음영으로 되는 제1의 부분과 어느 것의 조사범위로의 조사시에도 포토마스크를 통한 광등이 조사되는 제2의 부분을 포함해서 상기 조사하는 공정을 반복하는 공정, 상기 제1의 부분 또는 제2의 부분중 어느 하나의 금속막을 노출시키기 위해 감광한 포토레지스트막을 현상하는 공정, 상기 현상하는 공정에 의해 노출한 부분의 금속막을 제거하고, 상기 제2의 부분 또는 제1의 부분중 어느하나에 배선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 배선형성 방법.A wiring forming method of a semiconductor integrated circuit device in which a plurality of semiconductor chips on one semiconductor wafer are interconnected on the semiconductor wafer to form one device, the method of depositing a metal film on a semiconductor wafer and a photoresist. Forming a photoresist film by coating it on the metal film, irradiating a light through a photo mask with a wiring pattern on a portion of the semiconductor wafer to expose at least a portion of the photoresist film applied within the irradiation range; The irradiation range is moved so that adjacent irradiation ranges have overlapping portions with each other, and in the overlapping portion, the irradiation of the first portion which becomes the shadow of the photomask and the irradiation range of any It covers the second part to which light through a photomask is irradiated. And repeating the irradiation step, developing the photoresist film exposed to expose the metal film of any one of the first portion or the second portion, and removing the metal film of the portion exposed by the developing step. Removing and forming a wiring in either the second portion or the first portion.
특허청구의 범위 제5항에 있어서, 상기 조사하는 공정에서 광등이 조사되는 범위는 하나의 상기 반도체 칩 및 그 주변부분인 반도체 집적회로 장치의 배선형성방법.The wiring forming method of claim 5, wherein a range in which light is irradiated in the irradiating step is one of the semiconductor chip and a peripheral portion thereof.
특허청구의 범위 제6항에 있어서, 상기 반복공정에 의해 상기 제1의 부분 또는 제2의 부분에 인접하는 반도체 칩 상호간을 접속하는 배선을 형성하는 반도체 집적회로장치의 배선형성 방법.The wiring formation method of the semiconductor integrated circuit device of Claim 6 which forms the wiring which connects the semiconductor chips adjacent to the said 1st part or the 2nd part by the said repeating process.
특허청구의 범위 제5항에 있어서, 상기 조사하는 공정에서 포토마스크를 통하여 조사되는 광은 자외선인 반도체 집적회로장치의 배선형성 방법.The wiring forming method of claim 5, wherein the light irradiated through the photomask in the irradiating process is ultraviolet rays.
특허청구의 범위 제5항에 있어서, 상기 공정에서 포토마스크를 통하여 조사되는 광은 X선인 반도체 집적회로장치의 배선형성방법.The wiring forming method of claim 5, wherein the light irradiated through the photomask in the process is X-rays.
1매의 반도체 웨이퍼상에 형성된 다수의 반도체 칩, 상기 반도체 칩 각각의 내부에서 전기회로를 구성하는 전기부품 상호간을 배선 접속하기 위한 반도체 칩내 배선, 상기 반도체 칩내 배선과 공통의 배선층에 형성되고, 상기 반도체 칩 상호간을 배선 접속하기 위한 반도체 칩 사이의 배선을 포함하는 반도체 집적회로 장치.A plurality of semiconductor chips formed on one semiconductor wafer, wirings in a semiconductor chip for wiring connection between electrical components constituting an electric circuit in each of the semiconductor chips, and formed in wiring layers common to the wirings in the semiconductor chip, A semiconductor integrated circuit device including wiring between semiconductor chips for wiring connection between semiconductor chips.
특허청구의 범위 제10항에 있어서, 상기 반도체 칩 사이의 배선은 그 폭이 상기 반도체 칩내 배선의 폭보다 넓게 형성되어 있는 부분을 포함하는 반도체 집적회로 장치.The semiconductor integrated circuit device according to claim 10, wherein the wiring between the semiconductor chips includes a portion whose width is wider than the width of the wiring in the semiconductor chip.
특허청구의 범위 제10항에 있어서, 상기 반도체 칩 내 배선 및 반도체 칩 사이의 배선이 공통으로 형성되는 배선층은 배선패턴이 그려진 포토마스크를 통한 광등을 상기 반도체 웨이퍼상에 도포된 포토레지스트등으로 조사 하는 공정을 거쳐서 형성되고, 상기 광등의 조사범위는 상기 반도체 칩마다 결정되고, 인접하는 조사범위 끼리는 서로 중첩부분을 가지며, 상기 중첩 부분은 상기 인접하는 조사범위중 어느것의 조사시에도 포토마스크의 음영으로 되는 제1의 부분과 상기 인접하는 조사범위중 어느 것의 조사시에도 포토마스크를 통한 광이 조사되는 제2의 부분을 포함하고, 상기 반도체 칩 사이의 배선은 상기 제1의 부분 또는 제2의 부분중 어느 한 부분에 의해 형성되는 반도체 집적회로 장치.The wiring layer according to claim 10, wherein the wiring layer in which the wiring in the semiconductor chip and the wiring between the semiconductor chips are formed in common is irradiated with a photoresist coated on the semiconductor wafer with a light through a photomask on which a wiring pattern is drawn. The irradiation range of the light is determined for each of the semiconductor chips, and adjacent irradiation ranges have overlapping portions with each other, and the overlapping portions are shaded of the photomask during irradiation of any of the adjacent irradiation ranges. And a second portion to which light through a photomask is irradiated upon irradiation of any one of the first portion and the adjacent irradiation range, wherein wiring between the semiconductor chips is the first portion or the second portion. A semiconductor integrated circuit device formed by any one of the portions.
특허청구의 범위 제12항에 있어서, 상기 반도체 칩내 배선은 다수의 배선층으로형성되고, 상기 반도체 칩 사이의 배선은 상기 다수의 배선층 내의 적어도 하나의 배선층에 공통으로 형성되는 반도체 집적회로 장치.The semiconductor integrated circuit device according to claim 12, wherein the wiring in the semiconductor chip is formed of a plurality of wiring layers, and the wiring between the semiconductor chips is commonly formed in at least one wiring layer in the plurality of wiring layers.
1매의 반도체 웨이퍼상에 있는 다수의 반도체 칩을 상기 반도체 웨이퍼상에서 배선 접속하여 하나의 디바이스를 형성한 반도체 집적회로 장치에 있어서, 배선 패턴이 그려진 포토마스크를 통한 광등을 반도체 웨이퍼상에 도포된 포토레지스트등으로 조사하는 공정을 거쳐서 배선이 형성되고, 상기 광등의 조사는 상기반도체 웨이퍼상을 다수 조사범위로 나누어서 실행되는 제1의 광조사와 반도체 웨이퍼 전체에 대하여 실행되는 제2의 광조사를 포함하며, 상기 제1의 광조사 및 제2의 광조사는 동일한 포토레지스트등에 대햐여 실행되고, 상기 제2의 광조사에 의해 상기 제1의 광조사에서의 하나의 조사범위에 형성되는 배선과 인접하는 다른 조사범위에 형성되는 배선을 접속하는 배선이 형성되는 있는 반도체 집적회로 장치.A semiconductor integrated circuit device in which a plurality of semiconductor chips on one semiconductor wafer are interconnected on the semiconductor wafer to form one device, comprising: a photo coated with light on a semiconductor wafer through a photomask on which a wiring pattern is drawn; A wiring is formed through a step of irradiating with a resist or the like, and the light irradiation includes first light irradiation performed by dividing the semiconductor wafer image into a plurality of irradiation ranges and second light irradiation performed on the entire semiconductor wafer. And the first light irradiation and the second light irradiation are performed in response to the same photoresist and the like, and adjacent to the wiring formed in one irradiation range in the first light irradiation by the second light irradiation. The semiconductor integrated circuit device in which the wiring which connects the wiring formed in another irradiation range is formed.
특허청구의 범위 제14항에 있어서, 상기 제1의 광의 조사에 의한 광의 조사범위는 상기 반도체 칩의 하나가 형성되는 범위와 같은 반도체 집적회로 장치.The semiconductor integrated circuit device according to claim 14, wherein the irradiation range of the light by the irradiation of the first light is the same as the range in which one of the semiconductor chips is formed.
특허청구의 범위 제15항에 있어서, 상기 제1의 광조사에 의한 광의 조사범위는 서로 독립한 범위로서, 상기 제2의 광조사에 의한 광의 조사는 상기 조사범위와 인접하는 것의 사이에 걸쳐서 조사되는 반도체 집적회로 장치.16. The scope of claim 15, wherein the irradiation range of light by the first light irradiation is independent of each other, and the irradiation of light by the second light irradiation is irradiated between the adjacent irradiation ranges. Semiconductor integrated circuit device.
특허청구의 범위 제16항에 있어서, 상기 제2의 광조사에 의해서 형성되는 배선는 상기 제1의 광조사에 의해 형성되는 배선보다 폭 넓은 배선인 반도체 집적회로 장치.The semiconductor integrated circuit device according to claim 16, wherein the wiring formed by the second light irradiation is a wider wiring than the wiring formed by the first light irradiation.
1매의 반도체 웨이퍼상에 있는 다수의 반도체 칩을 상기 반도체 웨이퍼상에서 배선 접속하여 하나의 디바이스를 형성한 반도체 집적회로 장치의 배선 형성방법에 있어서, 반도체 웨이퍼상에 금속막을 피착시키는 공정, 포토레지스트를 상기 금속막상에 도포하여 포토레지스트막을 형성하는 공정, 상기 조사범위내에 도포된 상기 포토레지스트막의 적어도 일부분을 감광시키기 위해 상기 반도체 웨이퍼상의 일부분에 대하여 배선패턴이 그려진 포토마스크를 통한 광등을 조사하는 제1공정, 상기 제1의 공정을 조사범위를 이동하여 상기 반도체 웨이퍼 전면에 걸쳐서 반복하는 공정, 상기 조사범위중 인접하는 조사범위의 사이의 걸쳐서 포토마스크의 음영으로 되는 제1의 부분과 인접하는 조사범위의 사이에 걸쳐서 포토마스크를 통한 광이 조사되는 제2의 부분을 갖도록 상기 반도체 웨이퍼의 전면에 대하여 일시에 광등을 조사하는 제2의 공정, 상기 제1의 부분 또는 제2의 부분중 어느 하나의 금속막을 노출시키기 위해 감광한 포토레지스트막을 현상하는 공정, 상기 현상하는 공정에 의해 노출한 부분의 금속막을 제거하고, 상기 제2의 부분 또는 제1의 부분중 어느 하나에 배선을 형성하는 공정을 포함하는 반도체 집적회로 장치의 배선형성 방법.A method of forming a wiring of a semiconductor integrated circuit device in which a plurality of semiconductor chips on a single semiconductor wafer are interconnected on the semiconductor wafer to form one device, the process of depositing a metal film on a semiconductor wafer, a photoresist Forming a photoresist film by coating it on the metal film, and first irradiating light through a photomask on which a wiring pattern is drawn on a portion of the semiconductor wafer to expose at least a portion of the photoresist film applied within the irradiation range. A process of repeating the process, the first process by moving the irradiation range over the entire surface of the semiconductor wafer, and an irradiation range adjacent to the first portion which becomes a shade of the photomask between the adjacent irradiation ranges of the irradiation range; Between which light through the photomask is irradiated A second step of irradiating light on the entire surface of the semiconductor wafer at a time so as to have a portion of 2, and developing a photoresist film exposed to expose the metal film of any one of the first part and the second part; And removing a metal film of a portion exposed by the developing step, and forming a wiring in any one of the second part and the first part.
특허청구의 범위 제18항에 있어서, 상기 제1의 공정에서 광등이 조사되는 범위는 상기 반도체 칩의 하나가 형성되는 범위와 같은 범위인 반도체 집적회로 장치의 배선형성 방법.20. The wiring forming method of claim 18, wherein a range in which light is irradiated in the first step is the same as a range in which one of the semiconductor chips is formed.
특허청구의 범위 제19항에 있어서, 상기 제2의 공정에 의해 상기 제1의 부분 또는 제2의 부분에 인접하는 반도체 칩 상호간을 접속하는 배선을 형성하는 반도체 집적회로 장치의 배선형성 방법.The wiring formation method of the semiconductor integrated circuit device of Claim 19 which forms the wiring which connects the semiconductor chip adjacent to the said 1st part or the 2nd part by the said 2nd process.
특허청구의 범위 제18항에 있어서, 상기 제1 및 제2의 공정에서 포토마스크를 통하여 조사되는 광은 자외선인 반도체 집적회로 장치의 배선형성 방법.20. The method of claim 18, wherein the light irradiated through the photomask in the first and second processes is ultraviolet light.
특허청구의 범위 제18항에 있어서, 상기 조사하는 공정에서 포토마스크를 통하여 조사되는 광은 X선인 반도체 집적회로 장치의 배선형성 방법.The wiring forming method of claim 18, wherein the light irradiated through the photomask in the irradiating process is X-rays.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.