KR920002988Y1 - 데이타 라인 분리 신호 발생 회로 - Google Patents
데이타 라인 분리 신호 발생 회로 Download PDFInfo
- Publication number
- KR920002988Y1 KR920002988Y1 KR2019890003415U KR890003415U KR920002988Y1 KR 920002988 Y1 KR920002988 Y1 KR 920002988Y1 KR 2019890003415 U KR2019890003415 U KR 2019890003415U KR 890003415 U KR890003415 U KR 890003415U KR 920002988 Y1 KR920002988 Y1 KR 920002988Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- flop
- flip
- ffi
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 회로도.
제2도는 본 고안의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
5 : 16진 카운터 11, 12 : 인버터
FF1 : 플립플롭 OR1 : 오아게이트
본 고안은 문자 다음중(Teletext)방송 수신기에 있어서, 문자 다중 방송 수신시 수직귀선 기간중에 실려 있는 문자 데이타를 정확히 분리시키기 위한 데이타 라인 분리 신호 발생 회로에 관한 것이다.
문자 다중 방송 수신기는 방송국에서 방송신호의 수직 귀선 기간중에 실려 보내는 문자 데이타를 검출하여 메모리에 순차적으로 기억시킨후 수번의 수직귀선 기간내의 문자 데이타를 압축시켜 문자 다중 방송선택시 압축된 문자 데이타를 방송신호의 수평 동기 신호와 칼라 버스트 신호를 부여받아 디스플레이 시키게 된다.
이를 위하여 문자 다중 방송 수신기에는 방송신호를 수신한 복합 영상 신호의 수평 동기 신호와 칼라 버스트 신호를 분리하기 위한 수위칭신호를 발생시키고 수직 귀선 기간중의 문자 데이타를 검출하여 출력시키는 문자 다중 방송 유니트(Unit)를 구비하고 상기 문자 다중 방송 유니트의 스위칭 신호로 복합 영상 신호를 스위칭시켜 수평 동기 신호와 칼라 버스트 신호를 문자 데이타에 부여 시킴으로써 문자 다중 신호를 출력시키는 스위칭 유니트를 구비하게 된다.
이때 문자 데이타는 방송 신호의 수직 귀선기간 중 10H-21H기간 중에서 3-4H의 수평 펄스를 이용하여 실려 있으므로 문자 다중 방송 유니트에서 상기된 문자 데이타가 실린 방송 신호를 수신하여 정확히 문자 데이타만을 검출해 주어야만 문자 데이타가 방송 신호 중의 영상 신호에 의한 영향을 받지 않게 된다.
이와같이 방송 신호의 수직 귀선기간 중에 실린 문자 데이타를 정확히 검출해 내기 위해서는 수직 동기 신호가 끝나는 시점부터 21H에 해당하는 게이팅 펄스(데이타 라인 분리 신호)를 만들어 문자 다중 방송 유니트에 인가시켜 주므로써 문자 데이타이외의 비디오 신호 파형은 출력시키지 않게 된다.
즉 본 고안은 방송 신호 중의 문자 데이타를 정확히 분리시키기 위하여 문자 데이타가 실린 구간에 해당하는 게이팅 펄스(데이타 라인 분리 신호)를 만들어 주므로써 방송 신호 중의 영상 신호에 의한 영향을 받지 않고 정확히 문자 데이타 신호만 검출할 수 있도록 한 것이다.
이를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
통상의 동기 신호 분리 회로도 부터 분리되어 출력되는 수직 동기 신호는 플립플롭(FFI)의 프리셋트 단자(PRE)에 인가됨과 동시에 인버터(I1)를 통하여 반전된후 오아게이트(OR1)의 입력측과 16진 카운터(5)의 리셋트단자(RST)에 인가되게 연결구성하고 클럭단(CK)의 클럭신호는 수평 동기 신호(H-sync)가 인가되는 16진 카운터(5)의 출력단자(Q3)출력은(16H 간격으로 분주된 파형)인버터(I2)를 통하여 반전된후 플립플롭(FFI)의 클럭단자(▷)에 인가되게 연결 구성하며 상기 플립플롭(FFI)의 출력단자출력은 오아게이트(OR1)를 통하여 문자 데이타 분리 신호로 출력되게 구성한 것이다.
즉 본 고안은 수직 동기 신호를 반전시킨 파형과 수평 동기 신호(H-sync)를 이용하여 16진 카운터(5)에서 16H 간격으로 분주시키고 분주된 파형을 플릅플롭(FFI)의 클럭신호로 인가시켜 문자 데이타 분리 펄스폭을 갖는 펄스를 출력시키도록 구성하며 플립플롭(FFI)의 출력과 수직 동기 신호(V-sync)를 오아게이트(OR1)에 인가시켜 문자 데이타가 실려 있는 16H 기간의 게이팅 펄스를 출력시키도록 한 것이다.
이와 같은 본 고안을 제2도의 파형도를 참고로 상세히 설명한다.
본 고안의 수직 동기 신호와 수평 동기 신호(H-sync)는 통상의 동기 분리회로로부터 인가되게 되며 여기서 수직 동기 신호는 수직귀선 기간의 3H라인부터 6H라인까지 3H라인 동안 로우 레벨 상태를 유지하고 그 이외의 기간에는 하이레벨 상태를 유지하게 된다.
상기와 같은 수직 동기 신호는 제2a도와 같은 펄스로 플립플롭(FFI)의 프리셋트단자(PRE)에 인가됨과 동시에 인버터(I1)에서 제2b도에서와 같은 펄스로 반전되게 되며 인버터(I1)에서 반전된 제2b도에서와 같은 수직 동기 신호(V-sync)는 16진 카운터(5)의 리셋트단자(RST)와 오아게이트(OR1)의 입력측에 인가되게 된다.
이때 16진 카운터(5)는 리셋트단자(RST)가 하이레벨 상태가 되면 출력은 모두 로우레벨이 되고 리셋트단자(RST)가 로우레벨 상태가 되면 출력은 클럭주파수인 수평 동기 신호(H-sync)에 의하여 카운트된 출력이 나오게 된다.
따라서 수직 동기 신호 기간중에 제2b도에서와 같이 하이레벨 상태가 되므로 16진 카운터(5)의 출력은 로우레벨 상태가 되며 수직 동기 신호가 하이레벨에서 로우레벨로 떨어지게 되면 16진 카운터(5)는 제2c도에서와 같은 수평 동기 신호(H-sync)의 클럭주파수에 의하여 카운트된 출력을 내보내게 된다.
이때 16진 카운터(5)의 출력을 최종 출력단자(Q3)에서 출력 시키게 되면 제2d도에서와 같이 8H기간중에는 로우레벨이 되고 다음 8H기간중에는 하이레벨로 출력되게 된다.
즉, 16진 카운터(5)에서는 제2b도와 같은 파형으로 리셋트 되고 제2c도와 같은 파형을 클럭신호로 하여 이를 분주시킨후 출력단자(Q3)에서 제2d도에서와 같은 파형을 출력시키는 것이다.
그리고 16진 카운터(5)의 출력단자(Q3)출력은 인버터(I2)에서 제2e도에서와 같이 반전된 후 플립플롭(FFI)의 클럭단자(▷)에 인가되게 된다.
이때 플립플롭(FFI)의 프리셋트 단자(PRE)에는 제2a도에서와 같은 신호 파형이 인가되며 플립플롭(FFI)은 프리셋트 단자(PRE)가 로우레벨 상태가 되면 출력단자(Q)는 하이레벨, 출력단자는 로우레벨 상태가 된다.
따라서 수직동기 신호가 로우레벨인 기간에서는 플립플롭(FFI)의 출력단자 출력단자출력은 로우레벨이 되고 수직 동기 신호가 하이레벨이 되면 16H 기간에서 플립플롭(FFI)의 출력단자출력은 제2f도에서와 같이 출력되게 된다.
이때 플립플롭(FFI)의 출력단자(Q)출력이 하이레벨이 되는 이유는 플립플롭(FFI)의 입력단자(D)입력이 로우레벨 상태이므로 클럭단자(▷)입력이 로우레벨에서 하이레벨이 되면 입력단자(D)의 입력이 출력단자(Q)에 나타나기 때문이다.
따라서 플립플롭(FFI)이 입력단자(D)입력이 로우레벨 상태이므로 클럭단자(▷)의 클럭신호가 로우레벨에서 하이레벨로 되면 출력단자(Q)의 출력이 로우레벨이 되므로 출력단자의 출력은 제2f도에서와 같은 파형으로 출력되게 된다.
즉 플립플롭(FFI)에서는 프리셋트 단자(PRE)로 제2a도와 같은 수직 동기 신호의 로우레벨이 인가되는 순간부터 출력단자로 로우레벨을 출력시키게 되며 이러한 로우레벨 출력은 클럭단자(▷)로 인가되는 제2e도에서와 같은 클럭신호가 로우레벨에서 하이레벨로 인가될때까지 계속되게 된다.
이와같이 플립플롭(FFI)의 출력단자에서는 프리셋트단자(PRE)에 로우레벨의 수직 동기 신호가 인가되는 순간부터 클럭신호가 로우레벨에서 하이레벨로 인가되는 순간까지 로우레벨로 출력되게 되는 것으로 이때의 클럭신호는 수평 동기 신호(H-sync)를 16진 카운터(5)에서 분주시킨 출력으로 수직 동기 신호가 하이레벨이 된때부터 16개의 수평 동기 신호(H-sync)가 입력되면 클럭신호를 로우레벨에서 하이레벨로 출력시키게 된다.
이와같이 제2f도에서와 같이 출력되는 플립플롭(FFI)의 출력단자출력은 오아게이트(OR1)의 입력측에 인가되어 타측으로 인가되는 제2b도에서와 같은 수직 동기 신호를 논리합시켜 제2g도에서와 같은 파형을 출력시키게 된다.
즉 오아게이트(OR1)의 출력측으로는 제2g도에서와 같이 수직동기신호가 끝나는 시점부터 16H의 수평라인 동안 로우레벨의 값을 갖고 그 이외에는 하이레벨의 값을 갖는 신호를 출력시키게 되며 이러한 오아게이트(OR1)이 출력 파형을 문자 데이타를 분리하는 게이팅 펄스(데이타 라인 분리 신호)로 문자 다중 방송 유니트에 인가시켜 주게 되면 문자 다중 방송 유니트에서는 상기된 게이팅 펄스를 이용하여 영상 신호에 의한 간섭을 배제시킨 문자 데이타를 정확히 검출하여 스위칭 유니트에 인가시킬 수 있게 된다.
이상에서와 같이 본 고안은 수직 동기가 끝나는 시점부터 정확히 16H이 수평 라인 동안 로우레벨의 데이타 라인 분리신호(게이팅 펄스)를 출력시킴으로써 이를 이용하면 수직 귀선 기간 중에 실려있는 문자 다중 방송 데이타를 정확히 검출해 낼 수 있는 것이다.
Claims (1)
- 수직 동기 신호를 인버터(I1)에서 반전시킨 신호로 리셋트 되고 수평 동기 신호(H-sync)를 카운트하여 16H간격으로 분주된 파형을 출력시키는 16진 카운터(5)와, 상기 16진 카운터(5)의 출력을 인버터(I2)에서 반전시킨 신호가 클럭신호로 인가되고 수직 동기 신호로 프리셋트되어 문자 데이타 라인 펄스폭을 만드는 플립플롭(FFI)과, 상기 플립플롭(FFI)의 출력과 인버터(I1)에서 반전시킨 수직 동기 신호를 논리합시켜 16H라인의 분리신호를 문자 다중 방송 유니트에 인가시키는 오아게이트(ORE)로 구성된 데이타 리인 분리 신호 발생 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890003415U KR920002988Y1 (ko) | 1989-03-28 | 1989-03-28 | 데이타 라인 분리 신호 발생 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890003415U KR920002988Y1 (ko) | 1989-03-28 | 1989-03-28 | 데이타 라인 분리 신호 발생 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900018002U KR900018002U (ko) | 1990-10-05 |
KR920002988Y1 true KR920002988Y1 (ko) | 1992-05-11 |
Family
ID=19284634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890003415U KR920002988Y1 (ko) | 1989-03-28 | 1989-03-28 | 데이타 라인 분리 신호 발생 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920002988Y1 (ko) |
-
1989
- 1989-03-28 KR KR2019890003415U patent/KR920002988Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900018002U (ko) | 1990-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0406524B1 (en) | Multistandard on screen display in a TV receiver | |
AU564501B2 (en) | Timing generator for sync suppressed television signals | |
US4620227A (en) | Data decoder | |
US4608602A (en) | Circuit for generating a control signal for the field deflection in a picture display device | |
US4491870A (en) | Digital sync separator | |
KR920002988Y1 (ko) | 데이타 라인 분리 신호 발생 회로 | |
EP0176993A2 (en) | Reference signal reproduction apparatus | |
US5900914A (en) | Horizontal synchronizing signal-generating circuit and method therefor | |
US5140420A (en) | Information in vertical blanking interval of video sync signal | |
US4661798A (en) | Video field decoder | |
KR100246401B1 (ko) | 영상신호처리장치 및 방법 | |
KR930009441A (ko) | 영상신호 처리회로 | |
KR940008492B1 (ko) | 문자발생회로의 오동작 방지회로 | |
JP3480573B2 (ja) | ビデオ信号処理装置 | |
SE8401626L (sv) | Synkroniseringsingang for alfanumerisk presentation pa bildskermen hos en televisionsmottagare | |
US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
KR880000809Y1 (ko) | 스텝신호 발생장치 | |
KR19980703637A (ko) | 수직 동기화 신호 검출기 | |
JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
Lunn et al. | A multisystems on screen display for TV MCU | |
KR0134303B1 (ko) | 수직 귀선기간내 삽입신호 제거회로 | |
KR920008835Y1 (ko) | 텔레텍스트(Teletext)내장형 TV 수상기용 수직동기 검출장치 | |
KR19980016570A (ko) | 수평동기 분리기 | |
SU1172074A1 (ru) | Синхрогенератор | |
JPH04103282A (ja) | ワイドアスペクト識別信号挿入回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19980327 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |