KR920000925Y1 - 합성 영상신호의 블랭킹 레벨 보상회로 - Google Patents

합성 영상신호의 블랭킹 레벨 보상회로 Download PDF

Info

Publication number
KR920000925Y1
KR920000925Y1 KR2019890004733U KR890004733U KR920000925Y1 KR 920000925 Y1 KR920000925 Y1 KR 920000925Y1 KR 2019890004733 U KR2019890004733 U KR 2019890004733U KR 890004733 U KR890004733 U KR 890004733U KR 920000925 Y1 KR920000925 Y1 KR 920000925Y1
Authority
KR
South Korea
Prior art keywords
transistor
signal
video signal
blanking
level
Prior art date
Application number
KR2019890004733U
Other languages
English (en)
Other versions
KR900019514U (ko
Inventor
황효성
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890004733U priority Critical patent/KR920000925Y1/ko
Publication of KR900019514U publication Critical patent/KR900019514U/ko
Application granted granted Critical
Publication of KR920000925Y1 publication Critical patent/KR920000925Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

합성 영상신호의 블랭킹 레벨 보상회로
제1도는 종래의 합성영상신호의 블랭킹 레벨 보상회로.
제2도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 버퍼부 20 : 신호 보상부
R1~R6: 저항 C1~C4: 콘덴서
Q1~Q3: 트랜지스터 ZD1: 제너다이오드
본 고안은 칼라 텔레비젼의 합성 연상신호를 전송함에 있어서, 블랭킹 신호 레벨을 일정한 레벨로 정형화시켜 주기 위한 합성영상신호의 블랭킹 레벨 보상 회로에 관한 것이다.
종래의 합성 영상신호의 블랭킹 레벨 보상회로에 대하여 살펴보면, 제1도에 도시한 바와같이 입력되는 합성영상신호는 버퍼용 트랜지스터(Q1)를 통하고 신호 레벨의 상측과 하측 레벨을 설정시킨 제너다이오드(ZD1)(ZD2)를 통한후 버퍼용 트랜지스터 (Q2)를 통하여 출력되게 되므로써 합성 영상신호의 상측 레벨과 하측 레벨을 제너다이오드(ZD1)(ZD2)로 클리핑시켜 주기만 하여 영상신호 자체의 신호 레벨에 대한 보상은 하지 못하였다.
따라서 영상신호의 신호 레벨을 일정레벨에서 클리핑시키기만 하고 신호 보상을 해주지 않으므로써 영상신호의 신호 특성이 감쇄되는 원인이 되는 것이었다.
본 고안은 이와같은 점을 감안하여 서로 다른 레벨의 블랭킹 신호가 입력되어도 이를 클리핑시키고 신호보상해 주어 일정레벨의 블랭킹 신호로 출력되도록 한 것으로써 항상 안정된 형태의 영상신호가 출력되는 것이다.
이를 첨부 도면에 의해 상세히 설명하면 다음과 같다.
휘도신호와 칼라신호가 합성된 합성영상 신호는 통상의 버퍼부(10)를 통한후 신호보상부(20)를 통하여 출력되게 구성하되 버퍼부(10)와 신호보상부(20)에는 전원(B+)이 고주파 노이즈 제거용 콘덴서(C2)(C3)를 통하여 인가되게 구성하고 신호보상부(20)의 출력은 저항(R6)과 콘덴서(C4)를 통하여 출력되게 구성한다.
그리고 합성 영상신호 입력은 버퍼부(10)의 트랜지스터(Q1)를 통하여 동상의 영상신호를 출력되고 이러한 버퍼부(10)의 출력은 트랜지스터(Q2)의 베이스에 인가되며 트랜지스터(Q2)의 콜렉터에는 저항(R3)을 통하여 전원(B+)을 인가시킴과 동시에 콘덴서(C1)와 제너다이오드(ZD1)를 통하여 트랜지스터(Q3)의 베이스를 연결 구성한후 트랜지스터(Q2)의 에미터와 트랜지스터(Q3)의 콜렉터측은 공접하여 영상 신호가 출력되도록 구성한 것이다.
이때 제너다이오드(ZD1)는 트랜지스터(Q2)가 거의 '턴오프'상태에 이르는 전압에서 '온'되도록 제너 전압을 설정 구성한다.
이와같이 구성된 본안의 작용효과를 상세히 설명하면 다음과 같다.
제2도는 본 고안의 회로도로써 휘도신호와 칼라 신호가 혼합된 합성영상신호는 버퍼부(10)의 트랜지스터(Q1)를 통하여 동상의 영상신호가 출력되며, 이러한 영상신호는 일정 블랭킹 레벨 이상에서는 신호 보상부(20)의 트랜지스터(Q2)를 통한후 출력되게 된다.
즉 신호보상부(20)의 제너다이오드(ZD1)에는 통상의 미소전류가 흐르고 있으므로 트랜지스터(Q3)는 거의 '턴오프'상태의 정적인 저항 역활을 하게 되어 버퍼부(10)에서 출력된 영상신호가 트랜지스터(Q2)를 통하여 최종 출력단으로 출력되게 된다.
즉 버퍼부(10)의 트랜지스터(Q1)를 통하여 출력되는 동영상의 합성영상신호는 일정레벨 이상의 블랭킹 신호로 인가될때 트랜지스터(Q2)가 '턴온'된 상태로 동작되어 입력되는 영상신호를 에미터측으로 출력시키게 되는 것으로 이때에는 트랜지스터(Q2)의 콜렉터 전위가 승상하지 않아 제너다이오드(ZD1)가 오프 상태를 유지하여 트랜지스터(Q3)도 거의 '턴오프'상태를 유지하게 된다. 그러나 트랜지스터(Q1)의 베이스에 비정상적인 블랭킹신호가 인가될때(기준레벨보다 낮음)에는 트랜지스터(Q1)의 에미터에도 동상의 신호가 출력되게 되고 이러한 비교부(10)의 출력 영상신호는 트랜지스터(Q2)의 베이스에 인가되어 비정상적인 블랭킹 신호 레벨에서 트랜지스터(Q2)가 거의 '턴오프'상태가 되게 된다.
따라서 트랜지스터(Q2)의 콜렉터 전위가 상승하게 되고 이는 제너다이오드(Z1)의 제너 전압을 상회하여 제너다이오드(ZD1)를 '온'시키게 되고 제너다이오드(ZD1)가 '온'되면 트랜지스터(Q3)가 '턴온'되게 디어 트랜지스터(Q3)의 콜렉터측 전류 즉 트랜지스터(Q2)의 에미터측 전류를 트랜지스터(Q3)의 에미터측으로 흐르게 하여 비비정상적인 블랭킹 신호 레벨을 클리핑 시킴과 동시에 신호 보상을 해주게 된다.
즉 정상적인 블랭킹 신호 레벨에서는 신호보상부(20)의 트랜지스터(Q2)가 구동되어 정상적인 레벨의 블랭킹신호가 최종 출력단으로 출력되게 되고 비정상적인 블랭킹 신호레벨이 인가될 경우에는 트랜지스터(Q2)가 '턴오프'상태를 유지하게 되어 트랜지스터(Q2)의 콜렉터 전압 상승으로 제너다이오드(ZD1)를 '온'시켜 트랜지스터(Q3)를 '턴온'시킴으로써 비정상적인 블랭킹 신호 레벨을 클리핑시켜 최종 출력단에서는 항상 동일 레벨의 블랭킹 신호가 출력되는 것이다.
이때 제너다이오드(ZD1)와 병렬 연결된 콘덴서는 급변하는 블랭킹 신호에 대하여 제너다이오(ZD1)가 민감하게 동작할수 있도록 하여 준다.
이상에서와 같이 본 고안은 버퍼부를 통하여 출력되는 복합영상신호의 블랭킹 신호 레벨을 신호 보상부에서 일정하게 보상하여 출력되게 하므로써 신호특성 감쇄가 일어나지 않은 선명한 영상신호를 시청할수 있는 것이다.

Claims (1)

  1. 통상의 버퍼부(10)를 통하여 인가되는 합성 영상신호가 트랜지스터(Q2)의 베이스에 인가되게 하고 트랜지스터(Q2)의 콜렉터에는 저항(R3)을 통하여 전원(B+)을 인가시킴과 동시에 제너다이오드(ZD1)와 콘덴서(C1)를 통하여 트랜지스터(Q3)의 베이스를 연결하여 트랜지스터(Q3)의 콜렉터와 트랜지스터(Q2)의 에미터는 공접시켜 합성 영상신호가 출력되게 구성한 합성영상신호의 블랭킹 레벨 보상회로.
KR2019890004733U 1989-04-14 1989-04-14 합성 영상신호의 블랭킹 레벨 보상회로 KR920000925Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890004733U KR920000925Y1 (ko) 1989-04-14 1989-04-14 합성 영상신호의 블랭킹 레벨 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890004733U KR920000925Y1 (ko) 1989-04-14 1989-04-14 합성 영상신호의 블랭킹 레벨 보상회로

Publications (2)

Publication Number Publication Date
KR900019514U KR900019514U (ko) 1990-11-09
KR920000925Y1 true KR920000925Y1 (ko) 1992-01-31

Family

ID=19285243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890004733U KR920000925Y1 (ko) 1989-04-14 1989-04-14 합성 영상신호의 블랭킹 레벨 보상회로

Country Status (1)

Country Link
KR (1) KR920000925Y1 (ko)

Also Published As

Publication number Publication date
KR900019514U (ko) 1990-11-09

Similar Documents

Publication Publication Date Title
US5117123A (en) Diode switch providing temperature compensated d.c. bias for cascaded amplifier
KR920000925Y1 (ko) 합성 영상신호의 블랭킹 레벨 보상회로
KR920000924Y1 (ko) 휘도신호의 블랭킹 레벨 보상회로
CA1283478C (en) Vertical deflection current generator
KR100210244B1 (ko) Osd 밝기 조절회로
KR910002954Y1 (ko) 주파수 특성 보상 회로
KR0127157Y1 (ko) 마이컴을 이용한 자동 휘도제한회로
KR890003432Y1 (ko) 문자표시를 위한 디스플레이 공용회로
KR900000566Y1 (ko) Av 수신기 직류(dc) 재생회로
KR910003660Y1 (ko) 텔레비젼의 crt 보호회로
US4884012A (en) Vertical deflection current generator
KR200161114Y1 (ko) 화면 안정화 회로
KR0118645Y1 (ko) 비디오 문자 믹서회로
KR910005804Y1 (ko) 저휘도에서의 주파수 보상회로
KR960012855B1 (ko) 다중 모드 모니터의 비디오 입력신호 전환회로
KR100442856B1 (ko) 비디오 증폭기
KR940007549Y1 (ko) 텔레텍스트(teletext)오동작 검출회로
KR0130174Y1 (ko) 자동 컷-오프 보상회로
KR970006131Y1 (ko) 외부 입력절환 및 임피던스 보상회로
KR930000649Y1 (ko) Tv세트의 비트발생 및 새튜레이션 발생 억제회로
US20080030262A1 (en) Circuit Arrangement And Method For Generating A Square Wave Signal
KR950025692A (ko) 모니터의 비디오 뮤트 회로
KR940001389Y1 (ko) 고압 레귤레이션 및 상하 핀쿠션 보상회로
KR900006311Y1 (ko) 영상 출력회로
KR960033031A (ko) 텔레비젼 수상기의 모드전환시의 안정화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee