KR910018898A - 나눗셈기 - Google Patents

나눗셈기 Download PDF

Info

Publication number
KR910018898A
KR910018898A KR1019900004514A KR900004514A KR910018898A KR 910018898 A KR910018898 A KR 910018898A KR 1019900004514 A KR1019900004514 A KR 1019900004514A KR 900004514 A KR900004514 A KR 900004514A KR 910018898 A KR910018898 A KR 910018898A
Authority
KR
South Korea
Prior art keywords
bit
output
clock
subtractor
synapse
Prior art date
Application number
KR1019900004514A
Other languages
English (en)
Other versions
KR920006322B1 (ko
Inventor
정호선
김신진
김태훈
Original Assignee
정호선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정호선 filed Critical 정호선
Priority to KR1019900004514A priority Critical patent/KR920006322B1/ko
Priority to US07/550,503 priority patent/US5155699A/en
Publication of KR910018898A publication Critical patent/KR910018898A/ko
Application granted granted Critical
Publication of KR920006322B1 publication Critical patent/KR920006322B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/44—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/535—Dividing only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
    • G06F2207/5353—Restoring division

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Electromagnetism (AREA)
  • Complex Calculations (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

나눗셈기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 16bit 나눗셈기의 구성도, 제5도는 제도의 선택수단의 일 실시회로도, 제6도는 제2도의 콘트롤수단의 일 실시회로도.

Claims (9)

  1. 피젯수를 젯수로 나누어 그 몫과 나머지를 구하는 2진 나눗셈기에 있어서, 상기 피젯수를 1bit씩 받아 피감산수의 LSB로 입력하고, 앞 클럭에서 전달된 값을 피감산수의 나머지 비트로 입력하여 상기 젯수를 빼는 감산기 ; 상기 감산기의 감산결과가 음일때에는 상기 피감산수를, 양일때에는 그 결과값을 선택하여 전송하는 선택수단 ; 리셋트 신호의 하강단에서 젯수를 래치하여 상기 감산수에 공급하기 위한 제1래치수단 ; 상기 리제트 신호에 의해 초기 클리어되고 클럭펄스의 상승단에서 상기 선택수단에서 전송된 값을 래치하고, 래치된 값 중 MSB를 제외한 값을 상기 감산기의 LSB를 제외한 피감산수로 제공하며 또한 래치된 값을 나눗셈 결과의 나머지로 제공하기 위한 제2래치수단 ; 상기 리제트 신호의 하강단에서 상기 피젯수를 병렬 입력하고, 클럭 펄스의 상승단에서 입력된 피젯수의 MSB부터 1bit씩 상기 감산기의 피감산수의 LSB로 공급하면서, 동시에 감산기윌 보로우 출력을 직렬 입력하고, 입력된 보로우값을 나눗셈 결과의 몫으로 병렬 출력하기 위한 시프트레지스터 그리고 상기 시스템을 초기 리세트시키기 위한 하나의 클럭과, 상기 피젯수의 비트수에 해당하는 클럭수와, 나눗셈 결과의 몫과 나머지를 읽어내기 위한 하나의 클럭을 카운트하여 상기 레세트 신호 및 클럭펄스를 공급하기 위한 수단을 구비한 것을 특징으로 하는 나눗셈기.
  2. 제1항에 있어서, 상기 감산기는 공급되는 젯수를 반전입력시키는 복수율 인버터와, 상기 인버터를 통한 젯수의 공급되는 피감산수를 3bit 단위로 가산하고 서로 종속연결된 복수의 3bit 전가산기로 구성하는 것을 특징으로 하는 나눗셈기.
  3. 제2항에 있어서, 상기 3bit 가산기는 4개의 출력라인 ; 3bit 피가수, 3bit 가수 및 하위단에서 전파된 1bit 캐리입력에 따라 각 비트의 가중치의 연결세기로 제1전원전압을 상기 각 출력라인에 결합하기 위한 입력 시냅스군 ; 단위연결세기로 제1전원전압을 상기 각 출력라인에 공급하게 위한 제1바이어스 시냅스군 ; 출력비트의 각 비트 가중치의 연결세기로 상기 각 출력라인을 제2전원전압으로 바이어스 시키기 위한 제2바이어스 시냅스군 ; 상위 출력비트의 값에 따라 그 비트의 가중치의 연결세기로 제2전원전압을 각 하위 출력비트의 출력라인에 결합하기 위한 피드백 시냅스군 ; 상기 각 출력라인에 연결되어 각 시냅스를 통하여 제1전원전압의 연결세기의 합이 제2전원전압의 연결세기의 합보다 클 때는 여기상태를, 같거나 작을 때에는 기저상태를 출력하는 뉴런군 ; 그리고 상기 각 뉴런의 출력비트를 반전시키기 위한 인버터군으로 이루어진 것을 특징으로 하는 나눗셈기.
  4. 제3항에 있어서, 상기 입력 시냅스 및 제1바이어스 스냅스는 PMOS 트랜지스터로 구성하고 상기 제2바이어스 시냅수 및 피드백 시냅스는 NMOS 트랜지스터로 구성한 것을 특징으로 하는 나눗셈기.
  5. 제4항에 있어서, 상기 시냅스의 연결세기는 MOS 트랜지스터의 기하학적 형상비(채널폭(W)/채널길이(L))로 설정하는 것을 특징으로 하는 나눗셈기.
  6. 제5항에 있어서, 상기 PMOS 트랜지스터의 단위 연결세기1은 5㎛이고, 상기 NMOS 트랜지스터의 단위 연결세기, 1은 2Mm/2Mm인 것을 특징으로 하는 나눗셈기.
  7. 제3항에 있어서, 상기 뉴런은 두개의 CMOS 인버터를 종속 연결하여서 된 것을 특징으로 하는 나눗셈기.
  8. 제1항에 있어서, 상기 선택수단은 상기 감산가의 보로우출력을 반전시키기 위한 인버터와, 상기 감산기의 피감산수 및 그 결과치를 상기 보로우 출력과 인버터를 통한 반전된 보로우 출력에 따라 각 비트별로 선택하여 다음단에 전송하기 위한 복수의 CMOS 전송게이트로 이루어진 것을 특징으로 하는 나눗셈기.
  9. 제1항에 있어서, 상기 콘트롤 수단은 외부클럭입력을 카운트하기 위한 N진카운터 ; 상기 N진카운터의 출력을 조합하여 첫번째 클럭 1주기동안 리세트신호를 발생하기 위한 리세트수단 ; 상기 N진카운터의 출력을 조합하여 N개 클럭의 카운트완료를 검출하기 위한 검출수단 ; 그리고 상기 리세트신호의 하강단에서 세트되고 상기 검출수단의 출력하강단에서 리세트되어 두번째 클럭부터 N번째 클럭까지를 상기 클럭펄스로 출력하기 위한 클럭윈도우 수단은 구비하여서 된 것을 특징으로 하는 나눗셈기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004514A 1990-04-03 1990-04-03 나눗셈기 KR920006322B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900004514A KR920006322B1 (ko) 1990-04-03 1990-04-03 나눗셈기
US07/550,503 US5155699A (en) 1990-04-03 1990-07-10 Divider using neural network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004514A KR920006322B1 (ko) 1990-04-03 1990-04-03 나눗셈기

Publications (2)

Publication Number Publication Date
KR910018898A true KR910018898A (ko) 1991-11-30
KR920006322B1 KR920006322B1 (ko) 1992-08-03

Family

ID=19297627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004514A KR920006322B1 (ko) 1990-04-03 1990-04-03 나눗셈기

Country Status (2)

Country Link
US (1) US5155699A (ko)
KR (1) KR920006322B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451720B1 (ko) * 2000-10-16 2004-10-08 엘지전자 주식회사 모듈로 연산 회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5603046A (en) * 1993-11-02 1997-02-11 Motorola Inc. Method for complex data movement in a multi-processor data processing system
US5548771A (en) * 1993-11-02 1996-08-20 Motorola Inc. Multi-processor data processing system having multiple ports coupled to multiple interface circuits
US6806659B1 (en) * 1997-08-26 2004-10-19 Color Kinetics, Incorporated Multicolored LED lighting method and apparatus
CN107766031B (zh) * 2017-11-14 2020-06-19 京东方科技集团股份有限公司 分段式除法器、分段式除法运算方法、以及电子设备
CN110428048B (zh) * 2019-07-01 2021-11-09 东南大学 一种基于模拟延时链的二值化神经网络累加器电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3816733A (en) * 1973-05-09 1974-06-11 Collins Radio Co Bit serial divider with full scale capabilities
US4381550A (en) * 1980-10-29 1983-04-26 Sperry Corporation High speed dividing circuit
CA1231455A (en) * 1984-04-09 1988-01-12 Masayuki Ikeda Nonrestoring divider
JPS63245518A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 除算演算装置
KR920007504B1 (ko) * 1989-02-02 1992-09-04 정호선 신경회로망을 이용한 이진 가산기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451720B1 (ko) * 2000-10-16 2004-10-08 엘지전자 주식회사 모듈로 연산 회로

Also Published As

Publication number Publication date
US5155699A (en) 1992-10-13
KR920006322B1 (ko) 1992-08-03

Similar Documents

Publication Publication Date Title
ES2097742T3 (es) Generador de serie de claves.
KR910018898A (ko) 나눗셈기
US6329838B1 (en) Logic circuits and carry-lookahead circuits
Huang et al. Modular current-mode multiple input minimum circuit for fuzzy logic controllers
US4899305A (en) Manchester carry adder circuit
JPH0797308B2 (ja) 比較回路
US7298811B2 (en) Synchronous frequency dividers and components therefor
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
US5633820A (en) Self-resetting CMOS parallel adder with a bubble pipelined architecture, tri-rail merging logic, and enhanced testability
KR960006290A (ko) 비트순차식 병렬 비교기
KR910019324A (ko) 랭크필터
US5230014A (en) Self-counting shift register
US6571269B1 (en) Noise-tolerant digital adder circuit and method
KR910018901A (ko) 나눗셈기
KR940010670B1 (ko) 감산기
JPH087671B2 (ja) 演算・論理回路
RU2049346C1 (ru) Сумматор
EP0447254A2 (en) Array multiplier
KR840001223B1 (ko) 래치회로가 부착된 시프트 레지스터
KR100236722B1 (ko) n비트 제로 검출 회로
JPH0644046A (ja) 加算回路
KR920003276B1 (ko) 순차 "i"검출회로
SU1529215A1 (ru) Устройство дл умножени
SU1297031A1 (ru) Формирователь разновесных кодов
KR950001479A (ko) 캐리 체인형 가산기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee