KR910013783A - 망동기 기준클럭 보드 어셈블리 - Google Patents

망동기 기준클럭 보드 어셈블리 Download PDF

Info

Publication number
KR910013783A
KR910013783A KR1019890020554A KR890020554A KR910013783A KR 910013783 A KR910013783 A KR 910013783A KR 1019890020554 A KR1019890020554 A KR 1019890020554A KR 890020554 A KR890020554 A KR 890020554A KR 910013783 A KR910013783 A KR 910013783A
Authority
KR
South Korea
Prior art keywords
clock
reference clock
receiving
board assembly
frame signal
Prior art date
Application number
KR1019890020554A
Other languages
English (en)
Other versions
KR930002064B1 (ko
Inventor
이창문
이정희
김옥희
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890020554A priority Critical patent/KR930002064B1/ko
Publication of KR910013783A publication Critical patent/KR910013783A/ko
Application granted granted Critical
Publication of KR930002064B1 publication Critical patent/KR930002064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

망동기 기준클럭 보드 어셈블리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도,
제2도는 클럭 선택부, 프로세서 인터페이스부, 및 클럭감시부간의 연결 구성도.

Claims (5)

  1. 입력 기준 클럭과 수신 프레임 신호를 수신하기 위한 수신수단(1), 상기 수신 수단(1)에 연결되어 클럭을 선택하기 위한 클럭선택수단(22), 상기 수신수단(1)과 클럭선택수단(2)에 연결되어 클럭을 감시하기 위한 클럭 감시수단(8), 상기 수신수단(1)과 상기 클럭선택수단(2)과 제1비교클럭(8KHz) 이력라인과 제1비교클럭 입력라인(4.096KHz)에 연결되어 슬립검출 기능을 수행하기 위한 슬림검출수단(7), 상기 클럭선택수단(2)과 클럭 감시 수단(8)에 연결되어 수신된 클럭을 분주하기 위한 클럭 분주 수단(5), 상기 클럭 분주 수단(5)에 연결되어 동기 기준 클럭을 출력하기 위한 기준클럭 버퍼수단(6), 상기 클럭선택수단(2)과 슬립검출수단(7)에 연결된 프로세서 인터페이스 수단(3), 및 상기 수신 수단(1)에 연결되어 수신 프레임 신호를 출력하기 위한 수신 프레임 신호 버퍼수단(9)으로 구성된 것을 특징으로 하는 망동기 기준 클럭 보드 어셈블리.
  2. 제1항에 있어서, 상기 기준 클럭 버퍼 수단(6)의 출력인 동기 기준 클럭이 3회선을 통해 출력되는 것을 특징으로 하는 망동기 기준 클럭 보드 어셈블리.
  3. 제1항에 있어서, 상기 수신 프레임 신호 버퍼 수단(9)의 출력 수신 프레임 신호는 2회선을 통해 출력되는 것을 특징으로 하는 망동기 기준 클럭 보드 어셈블리.
  4. 제1항에 있어서, 상기 수신 수단(1)의 입력 기준 클럭이 1.544MHz인 것을 특징으로 하는 망동기 기준 클럭 보드 어셈블리.
  5. 제1항에 있어서, 상기 수신 수단(1)의 입력 기준 클럭이 2.048MHz인 것을 특징으로 하는 망동기 기준 클럭 보드 어셈블리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890020554A 1989-12-30 1989-12-30 망동기 기준 클럭 보드 어셈블리 KR930002064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890020554A KR930002064B1 (ko) 1989-12-30 1989-12-30 망동기 기준 클럭 보드 어셈블리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020554A KR930002064B1 (ko) 1989-12-30 1989-12-30 망동기 기준 클럭 보드 어셈블리

Publications (2)

Publication Number Publication Date
KR910013783A true KR910013783A (ko) 1991-08-08
KR930002064B1 KR930002064B1 (ko) 1993-03-22

Family

ID=19294596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020554A KR930002064B1 (ko) 1989-12-30 1989-12-30 망동기 기준 클럭 보드 어셈블리

Country Status (1)

Country Link
KR (1) KR930002064B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392854B1 (ko) * 1999-08-24 2003-07-28 엘지전자 주식회사 교환 시스템의 클럭 모니터 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308062B2 (en) 2003-12-17 2007-12-11 Electronics And Telecommunications Research Institute Apparatus for providing system clock synchronized to a network universally

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392854B1 (ko) * 1999-08-24 2003-07-28 엘지전자 주식회사 교환 시스템의 클럭 모니터 장치

Also Published As

Publication number Publication date
KR930002064B1 (ko) 1993-03-22

Similar Documents

Publication Publication Date Title
KR900015455A (ko) 클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로
KR910013783A (ko) 망동기 기준클럭 보드 어셈블리
KR930008649A (ko) 동기신호 검출회로
KR910012919A (ko) 주(main) CPU 감시장치
KR910013787A (ko) 스페이스 스위치 클럭 보드 어셈블리
SU993456A1 (ru) Устройство дл синхронизации
JPS57150058A (en) Information processing system
KR960003182A (ko) Hdlc nrzi 통신 시스템에서의 선로이중화장치
KR950020207A (ko) 다중 프로세서의 통신장치
KR880008651A (ko) 비디오텍스 겸용 텔레텍스트 수신장치
KR910017747A (ko) 클럭 우선순위 결정회로
KR960036406A (ko) 지피에스 수신기 동기식 다기능 직렬통신회로
KR920001924A (ko) 필드검출회로
JPS6413615A (en) Input interface for electronic controller
KR910013971A (ko) 다중 신호 추출 회로
KR910021067A (ko) 직렬인터페이스 장치의 전송클럭 검색회로
KR910003968A (ko) 송, 수신 데이타 충돌 감지회로
KR960003167A (ko) 다중모드 신호검출 방법 및 회로
KR950035095A (ko) 디지탈 신호의 위상동기 장치
KR910004001A (ko) 동기신호 분리회로
KR960027632A (ko) 디에스3(ds3) 통신 시스템에서의 경보표시신호 (ais) 검출회로
KR950022543A (ko) 디지탈 키폰 시스템의 전용선 방식 선택 회로
KR970031568A (ko) 동기식 전송장치에 있어서 오버헤드 수신장치(An overhead receiver of a synchronous transmission system)
KR970032249A (ko) 리모콘신호의 코드데이타 검출방법
KR950022366A (ko) 동기식 직렬데이타 전송시스템의 수신클럭 복원회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971211

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee