Claims (2)
A/D 변환기(1)를 통한 합성영상신호(CVS)를 저장하는 라인 메모리(2,3)와 이를 D/A변환하는 D/A변환기(6)와, 상기 합성영상신호(CVS)에서 수직 및 수평동기(Vsync, Hsync)를 분리하는 동기분리기(4)와, 상기 동기분리기(4)에서 출력되는 수평동기(Hsync)를 이용하여 샘플링 클럭을 생성시키는 클럭발생기(5)와, 상기 합성영상신호(CVS)의 VBI구간에 실리는 데이타를 추출하여 데이타램(8)에 저장하는 데이타 슬라이서(7)와, 상기 데이타램(8)에 저장된 데이타를 디코딩하여 상기 라인메모리(2,3)에 어드레스를 제공하도록 초기 데이타를 출력하는 마이크로 프로세서(9)로 구성된 스크램블링 시스템에 있어서, 상기 마이크로 프로세서(9)로부터 초기데이타를 입력하여 불규칙한 번호를 출력하는 렘덤변호 발생기(12)와, 상기 랜덤번호 발생기(12)로부터 불규칙한 번호를 입력하고 카운터(14)로부터 어드레스(A9,A8)를 입력하여 상기 라인메모리(2,3)에 새로운 어드레스(A9', A8')를 제공하는 어드레스 발생기(13)와, 상기 라인메모리(2,3)에 어드레스(A0-A7)를 제공하는 카운터(14)로 구성된 것을 특징으로 하는 라인 세그먼트 변환방식에 의한 스크램블링 시스템.A line memory (2, 3) for storing the composite video signal (CVS) through the A / D converter (1), a D / A converter (6) for D / A conversion, and vertical in the composite video signal (CVS) And a clock generator 5 for generating a sampling clock using the horizontal sync Hsync output from the sync separator 4, and a sync generator 4 for separating horizontal sync Vsync and Hsync. A data slicer 7 which extracts data stored in the VBI section of the signal CVS and stores the data in the data RAM 8, and decodes the data stored in the data RAM 8 to the line memories 2 and 3; A scrambling system comprising a microprocessor (9) for outputting initial data to provide an address, comprising: a random number generator (12) for inputting initial data from the microprocessor (9) and outputting an irregular number; Enter an irregular number from 12 An address generator 13 which inputs addresses A9 and A8 from the counter 14 to provide new addresses A9 'and A8' to the line memories 2 and 3, and the line memories 2 and 3; And a counter (14) for providing an address (A0-A7) to the scrambling system according to the line segment conversion method.
제1항에 있어서, 출력 어드레스에 의한 논리식으로 생성하고, 출력어드레스에 의한 논리식으로 생성하도록 어드레스 발생기(13)을 구성함을 특징으로 하는 라인 세크먼티 변화방식에 의한 스크램블링 시스템.The device of claim 1, wherein the output address Generate by logical expression by using and output address And the address generator (13) is configured to generate in a logical manner.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.