KR910009670B1 - Apparatus for multiplexing subscribers lines of digital switching network - Google Patents
Apparatus for multiplexing subscribers lines of digital switching network Download PDFInfo
- Publication number
- KR910009670B1 KR910009670B1 KR1019880017378A KR880017378A KR910009670B1 KR 910009670 B1 KR910009670 B1 KR 910009670B1 KR 1019880017378 A KR1019880017378 A KR 1019880017378A KR 880017378 A KR880017378 A KR 880017378A KR 910009670 B1 KR910009670 B1 KR 910009670B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- maintenance
- channel
- interface
- subscriber
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
제1도는 본 발명의 구성을 도시한 블럭다이어그램.1 is a block diagram showing a configuration of the present invention.
제2도는 U인터페이스 멀티프레임 구조도.2 is a U-interface multiframe structure diagram.
제3도는 북미방식 V6 인터페이스 프레임 구성도.3 is a North American V6 interface frame configuration.
제4도는 유럽방식 V6 인터페이스 프레임 구성도.4 is a European V6 interface frame configuration.
제5도는 본 발명이 ISDN 교환기와 직접 접속되는 경우를 도시한 예시도.5 is an exemplary diagram showing a case where the present invention is directly connected to an ISDN exchange.
제6도는 본 발명이 COT-RT 모드로 동작할 경우의 예시도.6 is an exemplary diagram when the present invention operates in the COT-RT mode.
제7도는 본 발명의 트렁크 인터페이스 유니트의 구성을 도시한 블록다이어그램.7 is a block diagram showing a configuration of a trunk interface unit of the present invention.
제8도는 본 발명의 CPU의 구성을 나타낸 블록다이어그램.8 is a block diagram showing the configuration of the CPU of the present invention.
제9도는 본 발명이 COT로 사용될 경우의 U인터페이스 채널 유니트의 일부 구성에 대한 일실시예시도.FIG. 9 illustrates one embodiment of a partial configuration of a U interface channel unit when the present invention is used as a COT. FIG.
제10도는 본 발명이 RT로 사용될 경우의 U인터페이스 채널 유니트의 일부 구성에 대한 일실시예시도.FIG. 10 illustrates one embodiment of a partial configuration of a U interface channel unit when the present invention is used in RT.
제11a도는 U인터페이스 선로상의 프레임 포맷도.11A is a frame format diagram on a U interface line.
제11b도는 시스템 클럭과 2.048Mbps 데이타스트림의 타이밍 관계도.11b is a timing relationship diagram between a system clock and a 2.048 Mbps data stream.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 가입자 선로 전송부 2 : 시스팀 동기 및 다중부1: subscriber line transmission unit 2: system synchronization and multiple unit
3 : 공통 제어부 4 : 트렁크 인터페이스부3: common control unit 4: trunk interface unit
5 : 유지보수부5: Maintenance department
본 발명은 중규모 ISDN 가입자 다중장치 (이하 간단히 PMUX라 한다)에 관한 것이다.The present invention relates to a medium scale ISDN subscriber multiple device (hereinafter simply referred to as PMUX).
세계각국은 종합정보통신망 (이하 ISDN이라 한다)의 조기 구축을 위해 심혈을 기울이고 있으며, 이는 각종 서비스를 가입내 댁내에서 표준화된 인터페이스를 통해 통합실현시켜 디지탈 통신망을 통하여 제공하도록 하는 기본 개념을 바탕으로 하고 있다. 지금까지 통신망의 개발은 디지탈 교환 및 국간 전송분야에 치중되어 왔다. 그러나 ISDN 구축을 위해서는 가입자망의 디지탈화가 시급한 문제로 되었으며, 이미 국간 전송분야에서 습득된 기술들을 그대로 가입자망에 응용하는 것은 경제적, 기술적 측면에서 매우 바람직한 방법일 것이다.Every country is devoted to the early establishment of a comprehensive information and communication network (hereinafter referred to as ISDN), which is based on the basic concept of integrating and implementing various services through a standardized interface at home. Doing. Until now, the development of communication networks has been focused on the digital exchange and interstation transmission. However, the digitalization of the subscriber network has become an urgent problem for ISDN construction, and it would be a very desirable method in terms of economic and technical aspects to apply the techniques already acquired in the inter-station transmission field to the subscriber network.
본 발명은 이미 확립된 국간 전송기술을 가입자망에 응용하여 원격지에 군으로 산재하는 10개 또는 12개의 ISDN 기본 접속 가입자들을 DS1급(Digital Signal Level 1 : 1.544Mbps)의 비트속도로 다중시켜 ISDN 교환기에 연결시키고 특히ISDN 도입 초기시 ISDN 교환기가 설치되어 있지 않은 영역의 가입자들에게 기존의 DSI 전송설비를 이용하여 효율적이고 경제적인 ISDN 서비스를 제공하도록 하는데 그 목적이 있다.The present invention is an ISDN switch by multiplying 10 or 12 ISDN basic access subscribers scattered in groups in remote areas by applying already established inter-station transmission technology to subscriber network at a bit rate of DS1 (Digital Signal Level 1: 1.544Mbps). It aims to provide efficient and economical ISDN service using existing DSI transmission facilities to subscribers in the area where ISDN exchange is not installed, especially at the beginning of ISDN introduction.
본 발명은 상기 목적을 달성하기 위해 원격지에서 분산되어 있는 다수의 ISDN(종합정보통신망) 기본 접속 가입자들에게 ISDN 2B+D급 서비스를 제공하기 위한 가입자 다중장치에 있어서, 다수의 U인터페이스 선로를 종단하고 C채널을 분리 또는 삽입시키기 위해 다수의 U인터페이스 채널 유니트(UCU)를 구비하고 있는 가입자 선로 전송 수단, 상기 가입자 선로 전송 수단으로부터 수신되는 데이타를 시스팀 타이밍에 동기시키고 각각의 가입자로부터 전송되어 오는 B 채널 및 D 채널 데이타를 기 설정된 타임 슬롯에 삽입 또는 추출하기 위해 다수의 동기회로 유니트(SNU)를 구비하고 있는 시스팀 동기 및 다중수단, 상기 시스팀 동기 및 다중 수단 및 트렁크 간에 연결되어 있고 트렁크 인터페이스 유니트(TIU)를 구비하여 DS1급 신호의 송수신을 수행하는 트렁크 인터페이스 수단, 중앙 처리 유니트(CPU)를 구비하여 상기 가입자 선로 전송 수단과 기본 억세스 관련 유지보수 정보를 교환하고, 상기 트렁크 인터페이스 수단과 DS1급 경보 정보 교환 및 타임슬롯 정보제공을 하며, 유지보수를 위한 정보를 제공하는 공통제어수단, 및 유지보수 유니트(MTU)를 구비하여 상기 공통제어수단으로부터 기본 억세스(BA) 관련 유지보수 정보를 전달받아 DS1급 프레임의 특정 타임 슬롯에 삽입 또는 추출하는 유지보수수단으로 구성한다. 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.In order to achieve the above object, the present invention provides a subscriber multi-device for providing ISDN 2B + D-class services to a plurality of ISDN basic access subscribers distributed remotely, and terminates a plurality of U interface lines. And a subscriber line transmission means having a plurality of U-interface channel units (UCUs) for separating or inserting the C-channel, and the data received from the subscriber line transmission means in synchronization with the system timing and transmitted from each subscriber. System synchronization and multiple means having a plurality of synchronization circuit units (SNUs) for inserting or extracting channel and D channel data into a preset time slot, the system synchronization and multiple means and a trunk interface unit ( Trunk in to transmit / receive DS1 level signal with TIU) It is provided with a face means and a central processing unit (CPU) to exchange maintenance information related to basic access with the subscriber line transmission means, to exchange DS1 level alarm information and time slot information with the trunk interface means, and to provide maintenance. Maintenance means having common control means for providing information and maintenance unit (MTU) for receiving basic access (BA) related maintenance information from the common control means and inserting or extracting it into a specific time slot of a DS1 class frame. Consists of. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 구성도로서, 1은 가입자 선로 전송부를, 2는 시스팀 동기 및 다중부를, 3은 공통제어부를, 4는 트렁크 인터페이스부를, 5는 유지보수부를 각각 나타낸다.1 is a block diagram of the present invention, where 1 is a subscriber line transmission unit, 2 is a system synchronization and multiplexing unit, 3 is a common control unit, 4 is a trunk interface unit, and 5 is a maintenance unit.
본 발명은 제1도와 같이 시스팀 동기 및 다중부(2), 유지보수부(5), 공통제어부(3), 및 트렁크 인터페이스부(4)로 구성되어 있다.The present invention is composed of a system synchronization and
가입자 선로 전송부(1)는 ISDN 기본 억세스(Basic Access : 이하 간단히 BA라 한다)관련 U인터페이스 종단 능력을 갖고 있으며, U인터페이스 채널 유니트(이하 간단히 UCU라 한다)에서 그 기능이 수행된다. 시스팀 동기 및 다중부(2)는 PMUX(Primary Rate Multiplexer)의 COT-RT 모드 운용시의 COT(Centre Office Terminal)측에서만 수행되는 시스팀 타이밍 추출기능 및 UCU에서 오는 데이타를 시스팀 타이밍에 동기시키는 기능, 각각의 가입자에서 오는 B채널 및 D채널 데이타를 기 설정된 타임 슬롯에 삽입 또는 추출하는 기능을 가지며, 이는 주로 동기회로유니트(이하 간단히 SNU라 한다)에서 그 기능이 수행된다.The subscriber
유지보수부(5)는 CPU(Central Processing Unit)에서 종단되는 BA관련 유지보수 정보를 CPU로부터 전달받아 DS1프레임이 특정 타임 슬롯에 삽입 및 추출하는 기능을 가지며, 유지보수유니트(이하 간단한 MTU라 한다)에서 그 기능이 수행된다. 트렁크 인터페이스부(4)는 DS1 신호 종단 기능을 가지며 트렁크 인터페이스 유니트(이하 간단히 TIU라 한다)에서 그 기능이 수행된다.The
가입자 선로 전송부(1)는 10(북미방식) 또는 12(유럽방식)개의 ISDN 기본 접속 능력을 가지며, 2개의 ISDN 가입자가 하나의 UCU에 수용됨으로서 가입자 선로 전송부(1)는 5또는 6개의 UCU로 구성된다.The
UCU의 주요 기능으로는 반향제거 방식(ECM)에 의한 2선 전송기능, 선로 부호화/복호화 기능, 프레이밍/리프레이밍 기능, C채널을 이용한 유지보수 정보 교환 및 CPU인터페이스 기능, C채널 정보 교환을 위한 멀티프레이밍/리프레이밍 기능, B채널 및 D채널 데이타의 펄스부호변조(PCM) 버스삽입 및 추출기능, 채널 루프백 및 프레임 손실 검출/보고기능 등이 있다.The main functions of UCU include two-line transmission function by echo cancellation method (ECM), line encoding / decoding function, framing / reframing function, maintenance information exchange and CPU interface function using C channel, and C channel information exchange. It includes multiframing / reframing functions, pulse code modulation (PCM) bus insertion and extraction of B- and D-channel data, channel loopback and frame loss detection / reporting.
한편 C채널을 통해 유지보수 정보를 송수신하기 위한 U인터페이스 멀티프레임은 12개의 프레임으로 구성되어 있으며, 그 구조는 제2도에 도시되어 있다. 12개의 프레임에서 추출된 12비트로 구성된 C채널 데이타는 1비트의 멀티프레임용 프레임 비트, 4비트의 A채널 비트(A1-A4), 3비트의 M채널 비트(M0-M2) 그리고 비트(CR0-CR3)들로 구성된다. 여기서 A채널 데이타는 표 1에서 보는 바와 같이 BA(기본억세스)관련 유지보수 정보이며, CRC검사 비트들은 그 전 멀티프레임 비트들중 프레임 비트와 CRC 검사 비트들을 제외한 224 비트의 데이타 시퀀스를 다항식 1+X+X4으로 나눈 나머지 다항식을 나타낸다. 이 CRC 비트들을 이용하여 U인터페이스 디지탈 링트의 전송 변수 (BER, EFS)등을 추출하여 상위망에 보고하는 기능을 부여하였다. MO비트는 주요 경보 상태를 나타내며, M1비트는 상대 단국에서 그 전에 수신된 멀티프레임에 대한 CRC검사 결과 에러가 존재한다고 판단될때 이상 상태를 상위망에 보고하는 비트로 이용된다. BA관련 유지보수 정보의 종류로는 수신 신호 손실, 프레임 동기 손실, 과도한 에러상태, 원격경보표시(이하 간단히 RAI라 한다), 경보표시신호(이하 간단히 AIS라 한다) 수신신호등의 정상적인 통신의 불가능한 주요 경보 상태 정보, 루프백 그리고 작동/비작동 요구등의 장애 분리를 위한 유지 보수 정보등이 있다.On the other hand, the U interface multiframe for transmitting and receiving maintenance information through the C channel is composed of 12 frames, the structure is shown in FIG. C-channel data consisting of 12 bits extracted from 12 frames includes 1-bit multi-frame frame bits, 4-bit A-channel bits (A1-A4), 3-bit M-channel bits (M0-M2), and bits (CR0- CR3). Here, the A-channel data is BA (Basic Access) -related maintenance information as shown in Table 1, and the CRC check bits are
[표 1]TABLE 1
시스팀 동기 및 다중부(2)에서 PMUX(Primary Rate Multiplexer)의 동기는 PMUX COT와 접속되는 ISDN 교환기로부터 오는 U인터페이스 데렌로부터 UCU에서 복구된 8Kbps 타이밍을 기준으로 이루어진다.The system synchronization and primary rate multiplexer (PMUX) synchronization in the
COT(Centre Office Terminal) 측의 동기는 각각의 UCU에서 오는 12 또는 10개의 8KHz의 기준 타이밍중 SNU에서 가장 상태가 양호한 하나의 8KHz 기준 타이밍을 선택하여, 이를 TIU로 보내 1.544 또는 2.048Mbps 타이밍을 생성함으로서 이루어진다. 그리고 RT(Remote Terminal)측의 동기는 트렁크측에서 수신된 데이타로부터 복구된 1.544 또는 2.048Mbps 타이밍으로부터 기준 8KHz 타이밍을 발생시켜 이를 시스팀 타이밍으로 사용함으로 이루어진다. 한편 시스팀 동기 및 다중부(2)는 PMUX COT측에서 시스팀 타이밍과 UCU에서 복구된 8KHz 타이밍 사이에 발생하는 위상차로 UCU로부터 오는 데이타가 시스팀 타이밍에 완전히 동기되어 있지 않으므로 이를 시스템 타이밍에 동기시키는 기능, 각각의 가입자로부터 오는 B채널 및 D채널 데이타를 프레임중 기 설정된 타임슬롯에 삽입 또는 추출하는 기능을 갖는다(제3 및 4도 참조).Center Office Terminal (COT) synchronization selects one of the 12 or 10 8KHz reference timings coming from each UCU, the one with the best state in SNU, and sends it to the TIU to generate 1.544 or 2.048Mbps timing. By doing so. The synchronization on the RT (Remote Terminal) side is achieved by generating a reference 8KHz timing from the 1.544 or 2.048Mbps timing recovered from the data received at the trunk and using it as the system timing. On the other hand, the system synchronization and multiplexer (2) is a phase difference occurring between the system timing on the PMUX COT side and the 8KHz timing recovered from the UCU, so that data from the UCU is not completely synchronized with the system timing, thereby synchronizing it with the system timing. It has a function of inserting or extracting B-channel and D-channel data from each subscriber into a predetermined timeslot in a frame (see FIGS. 3 and 4).
트렁크 인터페이스부(4)는 주로 DS1급 신호의 송수신 기능을 수행하는 TIU로 구성되어 있으며, 유니트 대체에 의해 북미방식및 유럽방식이 호환성을 유지하며 동작될수 있도록 설계되었다.The
송신부는 3개의 PCM버스 형태로 들어오는 각 가입자의 B채널 및 D채널의 데이타를 제3, 제4도와 같은 프레임의 해당 타임슬롯으로 변환하기 위한 송신 타임 슬롯 할당부, DS1신호 프레이밍 및 선로부호화 기능을 수행하는 DS1 송신부, 그리고 선로 구동부로 구성되어 있으며, 수신부는 DS1급의 신호를 종단하고 클럭 및 데이타를 재생하는 DS1 쇼트홀 (shot haul) 인터페이스부, DS1급의 리프레이밍 기능 및 선로부호의 복호화 기능을 수행하는 DS1 수신부, 그리고 이들 각 가입자 정보를 해당 PCM버스 상의 타임슬롯에 할당하기 위한 수신 타임 슬롯 할당부로 구성되어 있고, 마이크로 프로세서 인터페이스부는 DS1신호의 선로상태, 경보상태의 정보교환과 DS1 관련 제어정보를 제공하는 기능을 수행한다.Transmitter is a transmission time slot allocator for converting data of B and D channels of each subscriber coming in the form of three PCM buses into corresponding timeslots of the frames shown in Figs. It consists of a DS1 transmitter and a line driver, and the receiver is a DS1 shot haul interface unit for terminating DS1 signals and reproducing clock and data, DS1 class rerambling function and line code decoding function. DS1 receiving unit, and a receiving time slot allocating unit for allocating each subscriber information to a timeslot on the PCM bus, and the microprocessor interface unit exchanges information of line status, alarm state of DS1 signal, and DS1 related control. It performs the function of providing information.
북미방식의 프레임으로는 아래 표 2에서 보는 바와 같이 장치와 장치 사이의 유지보수를 위해 데이타 링크를 제공하고 전송성능의 평가를 위해 CRC 부호를 도입한 24프레임 멀티프레임 방식인 ESF(Extended Super Frame) 방식이 채택되었고 유럽방식의 프레임으로는 CCITT G.704에 권고된 16프레임 멀티프레임 방식의 채택했다. 한편 완전채널 능력(Clear Channed Capablility)을 보장하기 위해 북미방식에서는 B8ZS(Binary 8 Zero Suppression), 유럽방식에서는 HDB3(High Bipolar 3Code) 선로부호가 채택되었다.In North American frames, as shown in Table 2 below, ESF (Extended Super Frame) is a 24-frame multiframe system that provides a data link for maintenance between devices and introduces a CRC code for evaluation of transmission performance. The European frame is adopted and the 16-frame multi-frame method recommended in CCITT G.704 is adopted. On the other hand, B8ZS (Binary 8 Zero Suppression) is adopted in North America and HDB3 (High Bipolar 3Code) line code is adopted in order to guarantee clear channeled capacity.
트렁크 관련 유지보수 정보의 종류로는 수신신호 손실 검출, 프레임 동기 손실 검출, 전력 손실 검출, 과도한 에러상태 검출, AIS 수, RAI수신등의 주요 경보 관련 정보, 루우프 백 등의 유지 보수정보, 그리고 CRC 부호를 이용한 전송 성능 감시 정보등이다. 트럼크 상의 유지보수 기능을 위해서 북미방식의 경우에는 ESF의 설비(facility) 데이타 링크를 이용했고 유럽방식의 경우에는 A 및 Si 비트를 이용했으며, 북미방식의 RAI는 데이타 링크에(111111110000000) 패턴을 연속적으로 전송함으로서, 유럽방식의 RAI는 A비트를 “1”로 세트하여 보냄으로서 이루어진다.Types of trunk related maintenance information include received signal loss detection, frame synchronization loss detection, power loss detection, excessive error condition detection, key alarm related information such as AIS count, RAI reception, maintenance information such as loopback, and CRC. Transmission performance monitoring information using code. For maintenance on Trump, the North American approach used ESF facility data links, the European approach used A and Si bits, and the North American RAI used a pattern on the data link (111111110000000). By transmitting continuously, the European RAI is achieved by sending the A bit set to "1".
[표 2]TABLE 2
공통제어부(3)는 PMUX의 기능을 원활히 수행하기 위한 CPU로 구성되어 있으며, CPU의 기능은 PMUX 기능 수행에 필요한 각종 신호제어 및 소프트웨어의 처리를 위해 16비트 고속 신호 처리 기능(MC 68000 CPU 이용), 프로그램 및 데이타(16K byte ROM, 16K byte RAM)유지 및 저장기능, PMUX COT 및 RT간의 설비(facility) 데이타 링크를 통한 상대 단국간의 유지보수 정보 교환 기능(MC 68561 이용), UCU와의 BA관련 유지보수 정보 교환기능, TIU와의 DS1급의 경보 정보교환 및 타이슬롯 정보제공 기능, MTU와의 트렁크 관련 유지보수 정보 교환기능등이 있다.The
UCU에서 수신된 A1-A4 및 M0-M2 등의 유지 보수 정보는 CPU에서 종단되어 분석된다. 그리고 CPU는 상대단국에 이 정보를 보내야 할 경우 유지보수부에 이를 전달하며, 유지보수부는 각 가입자에 할당된 A1-D1 및 M0-M7 타임슬롯에 이 정보를 삽입 및 추출하는 기능을 갖는다.Maintenance information such as A1-A4 and M0-M2 received from the UCU is terminated in the CPU and analyzed. If the CPU needs to send this information to the other station, the CPU sends it to the maintenance department, which has a function of inserting and extracting this information into the A1-D1 and M0-M7 timeslots assigned to each subscriber.
제3도 및 제4도에서 보는 바와 같이 각 가입자에 할당된 A1-D1, M0-M7 비트들을 전송로에서 발생하는 에러로부터 보호하기 위하여 1비트의 페리티 검사 비트가 부여되어 있으며, 수신측에서는 페리티 검사 결과가 양호할 경우에만 A1-D1 , M0-M7 비트들을 버퍼에 저장한다. 그리고 A1-D1 데이타의 경우 세 서브블럭의 A1-D1 데이타를 모은후 제일 먼저 수신된 A1-D1 데이타와 두번째로 수신된 A1-D1 데이타가 다르고, 두번째로 수신된 A1-D1 데이타와 세번째로 수신된 A1-D1 데이타가 같고, 세개의 A1-D1 데이타의 페리티 검사결과가 모두 양호할 때만 CPU에 인터럽트를 걸어 이를 전달하고, M0-M7 데이타를 일정 시간(북미 : Mmsec 유럽 : 2msec)마다 한번씩 인터럽트를 걸어 이를 전달한다. 참고로 DS1프레임의 A1-D1 및 M0-M7비트들에 대한 용도를 표 3, 표 4에 나타냈다.As shown in FIG. 3 and FIG. 4, a 1-bit parity check bit is provided to protect A1-D1 and M0-M7 bits allocated to each subscriber from errors occurring in the transmission path. Only if the tee test result is good, the A1-D1 and M0-M7 bits are stored in the buffer. In the case of A1-D1 data, the first received A1-D1 data is different from the second received A1-D1 data after collecting the three subblocks of A1-D1 data, and the second received A1-D1 data is received secondly. Only when the A1-D1 data is the same, and all three A1-D1 data have good validity results, the CPU interrupts and delivers the M0-M7 data once every certain time (North America: Mmsec Europe: 2 msec). Interrupt it and deliver it. For reference, the uses of the A1-D1 and M0-M7 bits of the DS1 frame are shown in Tables 3 and 4.
[표 3]TABLE 3
[표 4]TABLE 4
제5도는 본 발명이 ISDN 교환기와 직접 접속되는 경우를 나타내는 예시도이며, 본 발명 PMUX(Primary Rate Multilexer)는 디지탈 링크를 통하여 국부 ISDN 교환기에 직접 연결된 것을 보여주고 있다. PMUX의 다른쪽은 가입자단의 망 종단장치(이하 간단히 NTE라 한다)에 연결되어 있다. NTE(Network Terminationg Equipment)로부터 들어온 160Kbps 속도의 채널 정보를 PMUX를 거쳐 유럽방식의 경우 2.048Mbps 속도로, 북미방식의 경우 1.544Mbps 속도로 변환되어 다중화시켜 교환기측으로 전송된다.5 is an exemplary diagram showing a case where the present invention is directly connected to an ISDN exchange, and shows that the present invention primary rate multilexer (PMUX) is directly connected to a local ISDN exchange through a digital link. The other end of the PMUX is connected to the subscriber-end network terminator (hereinafter simply referred to as NTE). 160Kbps channel information from Network Terminationg Equipment (NTE) is converted to 2.048Mbps in Europe and 1.544Mbps in North America through PMUX and multiplexed to the exchange.
제6도는 본 발명의 COT-RT 보드로 동작할 경우의 예시도이며, 교환기측에 PMUX/COT가 접속되고 NTE 가입자측에 PMUX/RT가 접속되어, NTE로부터 들어오는 채널 정보가 PMUX/COT와 PMUX/RTR간 시스팀에서 데이타 링크를 통해 다중화되어 전송되고 PMUX/COT측이 최종적으로 교환기에 채널정보를 송수신하도록 구성되어 있다.FIG. 6 is an exemplary diagram when operating with the COT-RT board of the present invention, in which PMUX / COT is connected to the exchange side and PMUX / RT is connected to the NTE subscriber side, so that channel information coming from the NTE is PMUX / COT and PMUX. The system between / RTR is multiplexed and transmitted through the data link, and the PMUX / COT side is finally configured to transmit and receive channel information to the exchange.
제7도는 PMUX TIU의 기능 블록도이다.7 is a functional block diagram of a PMUX TIU.
제7도에서와 같이 PMUX TIU는 선로 인터페이스(11), 트렁크 인터페이스(12), 다중스위치 회로 (13), 마이크로 프로세서 인터페이스(14), 트렁크 제어기(15), 그리고, 경보검출 및 표시회로(16)로 구성되어 있다.As shown in FIG. 7, the PMUX TIU includes a
선로로부터 수신되는 데이타는 선로 인터페이스(11) 및 트렁크 인터페이스를 거쳐 인터페이스되며, 마이크로 프로세서에 의해 제어되는 다중스위치 회로 (13)를 통해 UCU와 송수신하게 된다.Data received from the line is interfaced via the
제8도는 PMUX CPU에 대한 기능블럭도로서, MPU(마이크로 프로세서)는 모토롤라사의 MC 68000을 사용하였으며 12MHz의 시스팀 클럭으로 동작하도록 구성하였다.8 is a functional block diagram of a PMUX CPU. The MPU (microprocessor) uses a Motorola MC 68000 and is configured to operate with a 12 MHz system clock.
시스팀 클럭 발생 및 리셋신호 발생부에서 클럭 발생은 24MHz를 발생하는 발진기의 클럭을 2분주하여 이용하며, 리셋 신호발생은 마이크로 프로세서의 리셋 및 홀트(HALT) 라인을 동시에 어서트한다.In the system clock generation and reset signal generation unit, clock generation is used by dividing the clock of the oscillator generating 24 MHz, and the reset signal generation asserts the reset and the hold line of the microprocessor at the same time.
MC68000 마이크로 프로세서가 디바이스 혹은 메모리가 없은 어드레스를 잘못해서 억세스 하려고 했을 경우, 또는 주변의 요인에 의하여 디택(DTCAK) 또는 VPA를 되돌릴 수 없을 경우에는 전송사이클이 한없이 지연되고 시스템은 실행을 정지한다. 이것을 방지하기 위하여 이 상태를 마이크로 프로세서에게 알리고 여기에 대처할 필요가 있다. 회로의 구성은 4개의 플립플롭으로 이루어지며, 시프트 레지스터 처럼 사용하고 있다.If the MC68000 microprocessor accidentally attempts to access an address without a device or memory, or if the DTCAK or VPA cannot be returned due to surrounding factors, the transfer cycle is delayed indefinitely and the system stops running. To prevent this, it is necessary to inform the microprocessor of this condition and cope with it. The circuit consists of four flip-flops and is used as a shift register.
이 회로는 어드레스 스트로브(이하 간단히 AS라 한다)의 어서트에 의하여 클리어가 해재되어 1D가 “H”가 되고 다음 클럭에 의해서 다음 단계로 “H” 레벨이 전송된다. 즉 회로에 입력되는 4클럭동안 AS가 어서트인 채로 있으면 마지막 플립플롭의 출력 Q가 “L”레벨이 되어 마이크로 프로세서의 BERR(버스에러)을 어서트한다. 마이크로 프로세서는 BERR을 검출하면 실행중인 버스 사이클을 중단하고, 버스에러 벡터를 폐치하고 벡터가 지정하는 루틴을 실행한다.This circuit is cleared by the assertion of the address strobe (hereinafter simply referred to as AS), 1D becomes "H", and the "H" level is transmitted to the next step by the next clock. In other words, if AS remains asserted for four clocks, the output Q of the last flip-flop is at the “L” level, asserting the microprocessor's BERR (bus error). When the microprocessor detects a BERR, the microprocessor interrupts any running bus cycle, closes the bus error vector and executes the routine specified by the vector.
인터럽트 처리부는 외주 주변회로와 프로그래머블 타이머 모듈(이하 간단히 PTM이라 한다), 비동기 통신 인터페이스 어댑터(이하 간단히 ACIA라 한다)로부터의 인터럽트 신호를 받아 마이크로 프로세서에 인터럽트 신호처리에 필요한 신호를 제공한다.The interrupt processor receives the interrupt signals from the peripheral peripheral circuit, the programmable timer module (hereinafter simply referred to as PTM), and the asynchronous communication interface adapter (hereinafter simply referred to as ACIA), and provides signals to the microprocessor for interrupt signal processing.
프로세서 인터럽트 요구는 3개의 신호선에 의하여 실행된다. 외부주변회로 및 PTM, ACIA로 부터온 인터럽트 요구신호는 우선순위 인코더(74LS148)에 의해 가장 높은 레벨의 요구신호가 바이너리 코드로 변환되어 마이크로 프로세서에 입력된다.The processor interrupt request is executed by three signal lines. The interrupt request signals from the external peripheral circuit, PTM, and ACIA are converted into binary codes by the priority encoder 74LS148 and input to the microprocessor.
68000 마이크로 프로세서는 비동기 통신 방식을 이용하는데 데이타의 입출력 완료신호로서 DTACK 신호가 입력되어져야 한다.The 68000 microprocessor uses asynchronous communication. The DTACK signal must be input as the input / output completion signal of the data.
특히 6800계열 주변회로에서는 DTACK이 회로 자체에서 발생하나 기억장치의 DTACK 신호는 억세스 시간에 적합하도록 생성시킨다. 이 부분은 74LS175를 사용하여 구성하였다.In particular, in the 6800 series peripheral circuit, DTACK is generated in the circuit itself, but the DTACK signal of the memory device is generated to be suitable for the access time. This part was constructed using 74LS175.
메모리는 27256(32K ROM)을 2개, 62256(32K RAM)을 2개 사용하였으며 이곳에 OS(MTOS : Multi Task Operating System)및 레이어 1 (Layer1), 레이어 2(Layer2), 레이어 3(Layer3) 프로그램이 내장되어 있다.The memory uses two 27256 (32K ROM) and two 62256 (32K RAM), where the OS (MTOS: Multi Task Operating System) and Layer 1 (Layer1), Layer 2 (Layer2) and Layer 3 (Layer3) The program is built in.
타이머는 MC6850(Programmalble Timmer Mocule)을 사용하여 OS에서 필요한 일정주기의 인터럽트를 만들며 ACIA(MC6840) 의 송신(Tx) 및 수신(Rx) 출력을 만들어 준다.The timer uses the MC6850 (Programmable Timmer Mocule) to generate the periodic interrupts required by the operating system and the transmit (Tx) and receive (Rx) outputs of the ACIA (MC6840).
그리고 상기 PMUX TIU(제7도 참조)의 마이크로 프로세서 인터페이스부는 TIU 및 UCU 카드로의 정합을 위하여 상기 마이크로 프로세서의 데이타 버스, 어드레서 버스 및 필요한 콘트를 신호를 송수신 한다.The microprocessor interface unit of the PMUX TIU (see FIG. 7) transmits and receives signals of the microprocessor's data bus, addresser bus, and necessary controls for matching to the TIU and UCU cards.
제9도는 PMUX COT에서의 UCU의 구성에 대한 일실시예시도이며, 본 도면에서는 주요 부분만을 도시하였다.FIG. 9 is a diagram illustrating an example of the configuration of the UCU in the PMUX COT. In this figure, only main parts are shown.
교환기와는 2선식 선로를 통해 송수신할 수 있도록 되어 있고, 2선식 선로를 통해 160Kbps 속도를 갖도록 변환되며, 그 후 U트랜시버(22)에 의해 2.048Mbps 또는 1.544Mbps의 ST버스 포맷으로 변환되며, 이때 U트랜시버는 교환기의 마스터 모드에 대한 슬레이브 모드로 동작하기 위해 10.24MHz 위상 고정 루프(PLL) 회로를 구비하고 있다.The exchanger is capable of transmitting and receiving via a two-wire line, and is converted to have a 160 Kbps speed through the two-wire line, and is then converted by the
채널 분리/삽입 회로(23)는 U트랜시버로부터 들어오는 2B+D+C채널 정보를 2B+D채널과 C채널로 분리한 후 2B+D채널은 SNU(동기 회로 유니트)로 보내고, C채널은 CPU로 보낸다.The channel separation /
또한 SNU로부터 받은 RT에서의 UCU의 구성에 대한 다른 실시예시도이며, 본 도면에서는 그 주요부분만을 도시하였다. 도면에서도 알 수 있듯이 PMUX RT의 UCU는 제9도의 COT에서의 UCU와 동일하게 하이 브리드 회로(24), U트랜시버(25), 및 채널 분리/삽입 회로(26)를 구비하여 동일한 기능을 수행하게 된다.In addition, it is another embodiment of the configuration of the UCU at RT received from the SNU, only the main part is shown in this figure. As can be seen in the figure, the UCU of PMUX RT is equipped with the
제11도는 U트랜시버 선로상의 프레임 포맷을 나타낸 도면이고, 제11b도는 시스팀 클럭과 2.048Mbps 데이타 스트림의 타이밍 관계도이다.FIG. 11 is a diagram showing a frame format on a U transceiver line, and FIG. 11B is a timing relationship diagram of a system clock and a 2.048 Mbps data stream.
160Kbps 속도로 들어오는 선로상의 데이타는 UCU를 거쳐 2.048 또는 1.544Mbps 속도의 데이타로 변환되어 도면과 같은 프레임 포맷을 가지고 TIU로 전송되며 TIU는 이러한 데이타 정보를 데이타 링크를 통해 교환기 또는 PMUX RT 측으로 전송하게 된다.Data on the incoming line at 160 Kbps is converted to 2.048 or 1.544 Mbps data via UCU and transmitted to TIU in the frame format as shown in the figure, and TIU transmits this data information to exchange or PMUX RT through data link. .
본 발명은 상기와 같이 구성되어 원격지에 군으로 산재하는 10개 또는 12개의 ISDN 기본 접속 가입자들을 DS1급의 비트속도로 다중시켜 ISDN 교환기에 연결시키고 특히 ISDN 도입 초기시 ISDN 교환기가 설치되어 있지 않은 영역의 가입자들에게 기존의 DS1 전송설비를 이용하여 효율적이고 경제적이 ISDN 서비스를 제공받을 수 있게 하였다.The present invention is configured as described above, 10 or 12 ISDN basic access subscribers scattered in a remote group in the DS1-class bit rate multiplexed to the ISDN switchboard, especially in the initial ISDN adoption area where the ISDN exchange is not installed Subscribers can use the existing DS1 transmission facility to provide efficient and economical ISDN service.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017378A KR910009670B1 (en) | 1988-12-24 | 1988-12-24 | Apparatus for multiplexing subscribers lines of digital switching network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017378A KR910009670B1 (en) | 1988-12-24 | 1988-12-24 | Apparatus for multiplexing subscribers lines of digital switching network |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900011193A KR900011193A (en) | 1990-07-11 |
KR910009670B1 true KR910009670B1 (en) | 1991-11-25 |
Family
ID=19280629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880017378A KR910009670B1 (en) | 1988-12-24 | 1988-12-24 | Apparatus for multiplexing subscribers lines of digital switching network |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910009670B1 (en) |
-
1988
- 1988-12-24 KR KR1019880017378A patent/KR910009670B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900011193A (en) | 1990-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2092628C (en) | Hub adn interface for isochronous token-ring | |
US4488294A (en) | Establishing and supporting data traffic in private branch exchanges | |
US4413338A (en) | Communication system for interconnecting a plurality of asynchronous data processing terminals | |
US4631721A (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
JPS625745A (en) | Digital circuit multiplexer | |
JPH0821916B2 (en) | Communication system and interface device used therefor | |
JPH0448844A (en) | Digital interface system | |
US6389013B1 (en) | OC3 delivery unit; low level maintenance bus | |
CA2026266C (en) | Time division communication system frame changeover arrangement | |
US3886317A (en) | Synchronous data channel for pulse code modulation communications system | |
KR910009670B1 (en) | Apparatus for multiplexing subscribers lines of digital switching network | |
AU563502B2 (en) | Activation in a digital subscriber connection | |
US5712898A (en) | D4 channel bank with multi-mode formatted, performance-monitoring communication bus | |
Cisco | Interface Commands | |
KR0135542B1 (en) | European line machine device | |
JP3246423B2 (en) | Network synchronization device | |
CN219780122U (en) | Transmission interface between multipath E1 service chips | |
JP3398709B2 (en) | Burst frame transfer system | |
KR0163146B1 (en) | No.7 signal processor in a digital exchanger | |
JP2791233B2 (en) | Switching interface system and synchronous digital data communication network communication method | |
KR960013265B1 (en) | Remote access subscriber module | |
KR100227614B1 (en) | Apparatus for matching telephone network in processing system of communication | |
KR900004474B1 (en) | Electronic exchange interface circuit | |
KR100289577B1 (en) | In a large-capacity communication processing system, a T1 trunk line matching board | |
KR100321126B1 (en) | Apparatus for converting synchronous clock information of t1/e1 signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021029 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |