KR0135542B1 - European line machine device - Google Patents

European line machine device

Info

Publication number
KR0135542B1
KR0135542B1 KR1019920023890A KR920023890A KR0135542B1 KR 0135542 B1 KR0135542 B1 KR 0135542B1 KR 1019920023890 A KR1019920023890 A KR 1019920023890A KR 920023890 A KR920023890 A KR 920023890A KR 0135542 B1 KR0135542 B1 KR 0135542B1
Authority
KR
South Korea
Prior art keywords
unit
european
data
channel
processor
Prior art date
Application number
KR1019920023890A
Other languages
Korean (ko)
Other versions
KR940017548A (en
Inventor
김옥규
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019920023890A priority Critical patent/KR0135542B1/en
Publication of KR940017548A publication Critical patent/KR940017548A/en
Application granted granted Critical
Publication of KR0135542B1 publication Critical patent/KR0135542B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges

Abstract

본 발명은 유럽방식 디지털가입자 선로정합장치에 관한 것으로, 유럽방식의 일차군디지털 중계 전송시스템을 이용하여 지역내 또는 원격지 디지털 가입자를 기본 액세스로 수용하는 일차군 다중장치를 교환시스템에 접속함으로써 ISDN 서비스를 원하는 가입자들에게 ISDN 서비스를 제공한다.The present invention relates to a European-type digital subscriber line matching device, which is an ISDN service using a European-style primary group digital relay transmission system by connecting a primary group multiple device that accepts local or remote digital subscribers with basic access to an exchange system. Provide ISDN service to subscribers who want to.

Description

유럽방식 디지털 가입자선로정합장치European digital subscriber line matching device

제 1 도는 본 발명에 의한 유럽방식 디지털 가입자선로정합장치의 구성도.1 is a block diagram of a European digital subscriber line matching device according to the present invention.

제 2 도는 제 1 도에 따른 클럭간 타이밍 관계도.2 is a timing relationship diagram between clocks according to FIG. 1;

제 3 도는 제 1 도에 따른 음성스위치부로부터 수신한 B 채널시리얼 데이터포맷을 나타내기위한 표.3 is a table for showing a B channel serial data format received from the voice switch unit according to FIG.

제 4 도는 2,048Mbps상의 V4 인터페이스에 대한 채널할당을 나타내는 표.4 is a table showing channel assignments for a V4 interface on 2048 Mbps.

제 5 도는 유럽방식의 다중프레임 구성을 보이는 도면.5 is a diagram showing a European multi-frame configuration.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of drawing

10 : 동기발생부30 : 스위치부10: synchronization generator 30: switch unit

40 : PCM 정합부50 : HDLC 제어부40: PCM matching unit 50: HDLC control unit

60 : 어드레스 디코더부100 : 프로세서부60: address decoder section 100: processor section

110 : 공통 메모리부120 : 메모리부110: common memory unit 120: memory unit

본 발명은 ISDN(종합정보통신망) 서비스를 받기 원하는 가입자들에게 ISDN 서비스를 제공하기 위한 것으로, 특히 유럽방식의 일차군 디지털 중계전송시스템을 이용하여 지역내 또는 원격지 디지털 가입자를 기본 액세스로 수용하는 일차군 다중장치를 교환시스템에 접속시키기 위한 유럽방식 디지털 가입자 선로정합장치에 관한 것이다.The present invention is to provide ISDN services to subscribers who want to receive ISDN (Integrated Information Communication Network) service, and in particular, a primary service that accepts local or remote digital subscribers as basic access using a European primary group digital relay transmission system. A European digital subscriber line matching device for connecting a military multiple device to a switching system.

본 발명의 목적은 기존의 교환기가 기계식으로 운용되어 ISDN 기능을 부가할 수 없거나 ISDN 서비스를 원하는 가입자가 소수이어서 교환시스템에 ISDN 기능을 부가하기에 비경제적인 요소가 있을 때, Non-ISDN 교환기의 서비스를 받는 가입자에게 ISDN 서비스를 제공하기 위해 디지털 가입자를 기본 액세스로 수용하는 다중장치인 원격지장치를 Non-ISDN 교환기 옆에 설치하여 이들 가입자의 서비스를 대신해 준다. 즉 교환시스템에 유럽방식의 원격지장치를 수용 가능하도록 하는 기능을 담당하는 디지털 가입자 선로정합장치를 제공하는데 있다.An object of the present invention is to provide a service of a non-ISDN exchange when an existing exchange is operated mechanically and thus cannot add ISDN functionality or there are only a few subscribers who want ISDN services. In order to provide ISDN services to subscribers, remote devices, which are multiple devices that accept digital subscribers as basic access, are installed next to the non-ISDN switch to replace the services of these subscribers. In other words, the present invention provides a digital subscriber line matching device in charge of a function of accommodating a European type remote device in a switching system.

이러한 목적을 달성하기 위하여 본 발명은 유럽방식의 디지털 가입자 선로정합장치에 있어서, 교환 시스템으로부터 소정의 시스템 주파수와 프레임 동기신호를 공급받아 소정의 동기신호를 발생하는 동기발생부, 음성 스위치부와 B 채널 데이터를 송.수신하기 위한 스위치부, D,C 채널 데이터를 제어하여 스위치부로 전송하기 위한 HDLC 제어부, 다중 가입자 정합부와 인터페이스하고 스위칭된 B,C,D 채널 데이터를 PCM 변환하기 위한 PCM 정합부, 각 구성부를 초기화시키고 제어명령을 수행하는 프로세서부, 프로세서의 명령에 따라 각부의 입.출력에 대한 디코딩 및 리드/라이트 모드를 제어하기 위한 신호를 발생하는 어드레스 디코더부, 프로세서부에서 수행될 프로그램 및 각종 데이터를 저장하기 위한 메모리부, 상위 처리부와의 통신에 필요한 데이터를 저장하기 위한 공통 메모리부, 인터럽트 처리부, 패킷 처리부, 모니터 정합부, 알람 검출부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a synchronization matching unit, a voice switch unit, and a B for generating a predetermined synchronization signal by receiving a predetermined system frequency and a frame synchronization signal from a switching system in a digital subscriber line matching device of the European system. Switch unit for transmitting / receiving channel data, HDLC control unit for controlling and transmitting D, C channel data to switch unit, PCM matching for interfacing with multi subscriber matching unit and PCM conversion of switched B, C, D channel data The processor unit initializes each component and executes a control command, an address decoder unit generating a signal for controlling decoding and read / write mode of each unit's input / output according to a processor command, and a processor unit. Memory unit for storing programs and various data, and data necessary for communication with the upper processing unit A common memory for storing an interrupt processing, a packet processing unit, monitors the matching portion, it characterized in that it comprises an alarm detector.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 본 발명에 의한 유럽방식의 디지털 가입자 선로정합장치의 구성도이다. 교환기 시스템의 음성스위치부(11)로부터 동기주파수(FS)와 시스템주파수(4.096㎒)를 공급받아 본 디지털 가입자 선로정합장치로 Foi와 2.048㎒ 신호를 발생시키는 동기발생부(10), 가입자 단말장치와 통신망 간의 통신을 위해 16Kbps의 D,C 채널을 처리하는 HDLC(High-Level Data Link Control) 제어부, 교환기 시스템의 음성스위치부(11)로부터 수신한 64Kbps의 B 채널과 HDLC 제어부(50)로부터 수신한 D,C 채널을 스위칭하는 스위치부(30), 스위칭된 데이터를 PCM 변환하기 위한 PCM 정합부(40), 본 장치의 각 부분을 초기화시키며 본 장치의 상태를 처리하고 타회로에 대하여 제어명령을 수행하는 프로세서부(100), 프로세서가 처리한 프로그램을 저장하는 128KByte의 EPROM과 프로세서가 처리한 각종 데이터를 저장하는 256KByte의 SRAM으로 구성된 메모리부(120), 상위 프로세서부(13)와의 통신에 필요한 데이터를 저장하는 4KByte의 듀얼 포트램으로 구성된 공통 메모리부(110), 프로세서의 명령에 따라 각 부의 입.출에 대한 디코딩 및 리드/라이트 모드를 제어하기 위한 신호를 발생하는 어드레스 디코더부(60), 운영자가 본 장치를 시험하거나 상태를 확인하기 위하여 모니터를 접속하기 위한 모니터정합부(130), 패킷 데이터를 처리하기 위한 패킷처리부(90)로 구성되어 있다.1 is a block diagram of a European digital subscriber line matching device according to the present invention. Synchronization generator 10 and subscriber station equipment for generating Foi and 2.048 MHz signals to digital subscriber line matching device by receiving synchronization frequency (FS) and system frequency (4.096MHz) from voice switch unit 11 of the switching system. High-level data link control (HDLC) control processing 16Kbps D, C channels for communication between the communication network and 64Kbps B channel received from the voice switch unit 11 of the exchange system and HDLC control unit 50 Switch unit 30 for switching one D, C channel, PCM matching unit 40 for PCM conversion of the switched data, initializing each part of the device, processing the status of the device and giving control commands to other circuits. A processor unit 100 configured to perform the above, a memory unit 120 including an EPROM of 128 Kbytes for storing a program processed by the processor, and an SRAM of 256 KBytes for storing various data processed by the processor, and an upper processor unit 13. The common memory unit 110, which consists of a 4KByte dual port RAM that stores data for communication, and an address decoder that generates a signal for controlling decoding and read / write mode for each input and output according to a processor's command. A unit 60 includes a monitor matching unit 130 for connecting a monitor to the operator to test the apparatus or confirm the state, and a packet processing unit 90 for processing packet data.

제 1 도에서 교환기시스템의 음성스위치부(11)와 유럽방식의 다중가입자정합부(12) 사이에 구비된 디지털 가입자 선로정합장치는 유럽방식 원격지장치(RT)와 유럽방식 중앙제어장치(COT)간에 인터페이스를 위한 신호방식의 계층1과 계층2의 LAPD(Link Access Procedure on D-channel)프로토콜 기능을 처리하여 유럽방식 중앙제어장치(COT)측의 기능을 수행하고 상위 교환시스템과 통신한다. 음성스위치부(11)는 2.048Mbps 신호 속도를 가진 16개의 B 채널 송신데이타를 스위치부(30)로 전송하고 HDLC 제어부(50)에서 전송되는 D,C 채널 데이터들은 스위치부(30)에서 V4 인터페이스 형식으로 스위칭되어 PCM 정합부(40)로 전송된다. 음성스위치부(11)는 채널데이타들을 전송함과 동시에 4.096㎒의 시스템 클럭과 8㎑의 프레임 동기신호를 동기발생부(10)로 공급하고, 동기발생부(10)는 스위치부(30)로 4.096㎒의 시스템 클럭과 소정의 동기신호(Foi)를 공급하여 스위치부(30)로 송.수신되는 D,C 채널 데이터에 대한 오류검출 및 채널분리를 실시한다. 또한, 스위치부(30)는 HDLC 제어부(50)로부터 D 채널 및 C 채널 데이터를 수신하고, 음성스위치부(11)로부터 4.096㎒ 클럭과 송.수신 데이터 프레임 동기신호(FRSø∼FRS6)를 이용하여 데이터 링크층인 계층2의 프로토콜인 LAPD(Link Access Protocol on-D Channel) 기능에 의해 D,C 채널 데이터를 처리하여 공통 메모리부(110)에 저장한다. 상위 프로세서부(13)는 공통 메모리부(110)에 저장된 데이터를 독취하여 네트워크 계층인 계층3을 제어한다. 제 1 도에서 B 채널 인터페이스부(20)는 음성스위치부(11)와 PCM 서브 하이웨이 상에 접속되어 한 개의 서브 하이웨이(SW)는 12개의 기본 액세스에 대한 B 채널을 송.수신하도록 하며 하나의 유럽방식 가입자 선로정합장치는 2B 채널 즉, 24개의 기본 액세스를 처리한다.In FIG. 1, the digital subscriber line matching device provided between the voice switch unit 11 of the exchange system and the multi-subscriber matching unit 12 of the European system is a European remote station (RT) and a European central control unit (COT). It handles the functions of the Link Access Procedure on D-channel (LAPD) protocol of Layer 1 and Layer 2 of the signaling method for interfacing between the controllers and performs communication with the European Central Control Unit (COT). The voice switch unit 11 transmits 16 B channel transmission data having a 2.048 Mbps signal rate to the switch unit 30, and the D and C channel data transmitted from the HDLC control unit 50 are transferred to the V4 interface at the switch unit 30. Switch to the PCM matching unit 40. The voice switch unit 11 transmits channel data and supplies a system clock of 4.096 MHz and a frame synchronization signal of 8 kHz to the synchronization generator 10, and the synchronization generator 10 supplies the switch unit 30. The system clock of 4.096 MHz and a predetermined synchronization signal Fo are supplied to perform error detection and channel separation for the D and C channel data transmitted and received to the switch unit 30. In addition, the switch unit 30 receives the D channel and C channel data from the HDLC control unit 50, and uses the 4.096 MHz clock and the transmit / receive data frame synchronization signals FRSø to FRS6 from the voice switch unit 11. The D and C channel data are processed and stored in the common memory unit 110 by a link access protocol on-D channel (LAPD) function, which is a protocol of Layer 2, which is a data link layer. The upper processor unit 13 reads data stored in the common memory unit 110 and controls layer 3 which is a network layer. In FIG. 1, the B channel interface 20 is connected to the voice switch unit 11 and the PCM sub highway so that one sub highway SW transmits and receives B channels for 12 basic accesses. The European subscriber line matching device handles 2B channels, i.e. 24 basic accesses.

제 2 도는 제 1 도에 따른 유럽방식 디지털 가입자 선로정합장치의 클럭간 타이밍도를 나타낸 도면으로, (a)는 음성스위치부(11)로부터 발생하는 4.096㎒ 클럭신호이며, (b)는 동기발생부(10)로부터 PCM 정합부(40)로 발생하는 2.048㎒ 클럭신호이며, (c)는 음성스위치부(11)로부터 발생하는 8㎑ 프레임 동기신호(FS) 파형이며, (d)는 음성스위치부(11)로부터 수신한 4.096㎒ 클럭(a)과 프레임 동기신호(FS;c)를 이용하여 B 채널 데이터와 D,C 채널 데이터 전송을 위한 동기신호(Foi)파형으로서, 스위치부(30)와 PCM 정합부(40)로 공급되는 신호이다. (e)는 B,C,D 채널 데이터 전송을 위한 동기신호(Foi;d)를 이용하여 HDLC 제어부(50)의 IDEC으로 공급되는 프레임 동기 클럭신호(FSC) 파형을 나타낸 것이다.2 is a diagram showing the timing between clocks of the European digital subscriber line matching device according to FIG. 1, (a) is a 4.096 MHz clock signal generated from the voice switch unit 11, and (b) is synchronization generation. 2.048 MHz clock signal generated from the unit 10 to the PCM matching unit 40, (c) is an 8 kHz frame synchronizing signal (FS) waveform generated from the voice switch unit 11, and (d) is a voice switch. Switch unit 30 as a synchronization signal (Foi) waveform for B channel data and D and C channel data transmission using the 4.096 MHz clock (a) and frame synchronization signal (FS; c) received from unit 11; And a signal supplied to the PCM matching unit 40. (e) shows a frame synchronous clock signal (FSC) waveform supplied to IDEC of the HDLC control unit 50 using a synchronization signal (Foi; d) for B, C, D channel data transmission.

제 3 도에서는 B 채널 인터페이스부(20)가 음성스위치부(11)로부터 수신한 B 채널 시리얼 데이터 포맷을 보이고 있다. 2.048Mbps의 한 프레임은 32개의 채널을 가지고 있는데 이중 12개의 기본 액세스에 해당하는 24채널만 사용하고 있다.3 illustrates the B channel serial data format received by the B channel interface unit 20 from the voice switch unit 11. One frame at 2.048Mbps has 32 channels, of which only 24 channels correspond to 12 basic accesses.

스위치부(30) 8라인 x 32채널 입력과 출력 구조의 256 포인트 논 블로킹 스위치(non blocking switch)이며 프로세서부(100)와 직접 인터페이스 된다. 유럽방식 다중가입자 정합부(12)로부터 스위치부(30)로 수신되는 데이터 스트림은 유럽방식인 경우 타임슬롯 5, 10, 15, 21, 26, 31이 D, Cv 채널 데이터이므로 HDLC 제어부 IDEC으로 스위칭하여 필요한 처리를 하며 그 외의 데이터 스트림은 B-채널 데이터이므로 음성스위치부(11)로 스위칭시켜 준다. HDLC 제어부(50)에서 전송되는 D,C 채널 데이터들은 스위치부(30)에서 V4인터페이스 구조로 스위칭되어 PCM 정합부(40)로 전송되는데, 제 4 도에서는 한 프레임당 2.048Mbps의 전송 속도를 갖는 B,C,D 채널 데이터의 V4 인터페이스에 대한 채널할당을 보이고 있다. 제 4 도에서와 같이 32개의 채널 타임슬롯 중 24개의 채널 타임슬롯은 12개의 기본 액세스에 대하여 B1, B2 채널로서 사용되고 각각의 기본 액세스에 대한 D 채널과 Cv 채널이 나머지 타임슬롯에 할당된다. 두 개의 기본 액세스에 대한 D와 Cv 채널이 하나의 타임슬롯으로 다중화되기 때문에 6개의 타임슬롯만 필요하게 되고 각각 B1+B2+Cv+D 채널로 구성되는 2개의 기본 액세스는 5개의 연속적인 타임슬롯을 차지한다.The switch unit 30 is a 256-point non blocking switch having an 8-line x 32-channel input and output structure and directly interfaces with the processor unit 100. The data stream received from the European multi-subscriber matching unit 12 to the switching unit 30 is switched to the HDLC control unit IDEC since the timeslots 5, 10, 15, 21, 26, and 31 are D and Cv channel data in the European system. The other data streams are switched to the voice switch unit 11 because they are B-channel data. The D and C channel data transmitted from the HDLC control unit 50 are switched to the V4 interface structure in the switch unit 30 and transmitted to the PCM matching unit 40. In FIG. 4, a transmission rate of 2.048 Mbps per frame is shown. It shows channel assignment for V4 interface of B, C, D channel data. As shown in FIG. 4, 24 channel timeslots of the 32 channel timeslots are used as B1 and B2 channels for 12 basic accesses, and D and Cv channels for each basic access are allocated to the remaining timeslots. Since the D and Cv channels for the two basic accesses are multiplexed into one time slot, only six timeslots are needed, and two basic accesses, each consisting of B1 + B2 + Cv + D channels, have five consecutive timeslots. Occupies.

PCM 정합부(40)는 스위치부(30)를 통하여 프로세서와 인터페이스가 이루어지며 유럽방식의 트렁크 인터페이스(41)와 라인 인터페이스부(42)로 구성된다. 트렁크 인터페이스부(41)의 주요기능은 프레임 포맷팅과 모니터기능, 알람삽입과 모니터기능, 클럭과 데이터 복구기능 등이 있다. 프레임 포맷팅과 모니터 기능은 스위치부(30)로부터 입력된 데이터 스트림에 대하여 제 6 도에서 도시한바와 같은 구성의 프레임 및 멀티프레임을 설정하고 프레임 및 캐리어 손실얼람발생시 이를 대국으로 전송하고 시리얼 포맷팅된 데이터 스트림에 대해 유럽방식의 전송로 부호방식인 HDB3 부호화를 수행한다. 재생된 데이터 스트림으로부터 프레임 비트를 추출하여 프레임 및 멀티프레임 구분을 행하고 에러조건을 행한다. 얼람삽입과 모니터 기능은 수신단에서 감지한 얼람에 따라 송신부에서 유럽방식 디지털 선로로 송출한다. 프레임얼람, 멀티프레임얼람, 캐리어손실, 원격수신얼람 등에 대해서는 그 상태를 프로세서가 알 수 있도록 하고 프레임 에러 및 슬림(slip)에 대해서는 발생횟수를 프로세서가 알 수 있도록 한다. 클럭 및 데이터 복구기능은 PCM 중계선으로부터 데이터를 수신하여 바이폴라/유니폴라(B/U)변환을 행한 다음 유니폴라 데이터로부터 2.048㎒ 클럭을 추출해낸다.PCM matching unit 40 is interfaced with the processor through the switch unit 30 is composed of a European-style trunk interface 41 and the line interface unit 42. The main functions of the trunk interface unit 41 include frame formatting and monitoring functions, alarm insertion and monitoring functions, clock and data recovery functions, and the like. The frame formatting and monitoring function sets the frames and multiframes as shown in FIG. 6 with respect to the data stream input from the switch unit 30, and transmits them to the power station when a frame and carrier loss alarm occurs, and serially formatted data. HDB3 encoding, which is a European transmission path code, is performed on the stream. Frame bits are extracted from the reproduced data stream to distinguish between frames and multiframes, and an error condition is performed. The alarm insertion and monitoring function sends out the European digital line from the transmitter according to the alarm detected by the receiver. Allows the processor to know the status of frame alarms, multiframe alarms, carrier loss, remote receive alarms, etc., and the number of occurrences of frame errors and slips. The clock and data recovery function receives data from the PCM trunk, performs bipolar / unipolar (B / U) conversion, and then extracts a 2.048 MHz clock from unipolar data.

라인인터페이스부(42)는 포맷팅된 프레임 신호를 PCM 중계선으로 전송하기 위하여 유니폴라보다 전송효과가 좋은 바이폴라 신호로 변환하고, PCM 중계선으로부터 입력된 바이폴라 신호를 TTL레벨의 유니폴라 신호로 변환한다.The line interface unit 42 converts the formatted frame signal into a bipolar signal having a better transmission effect than the unipolar in order to transmit the formatted frame signal to the PCM relay line, and converts the bipolar signal input from the PCM relay line into a unipolar signal having a TTL level.

음성스위치부(11)로부터 수신된 B 채널과 HDLC 제어부(50)로부터의 D 채널데이타는 스위치부(30)에서 타임슬롯 할당하며 ST 버스(Serial Telecom-Bus)형식에 맞게 처리된 다음 PCM 정합부(40)에 스위칭한다. PCM 정합부(40)는 B 채널과 D 채널을 유럽방식의 전송부호인 HDB3부호화 및 CRC-4 다중프레임 구조로 변환하여 PCM 라인으로 송신한다. 다중프레임 구조의 형태는 제 5 도에서 나타내고 있으며, 기본적으로 채널 0는 선로의 유지보수용으로 사용되고 채널 16은 예비채널로 사용된다. PCM 정합부(40)의 주요기능은 B,D 채널을 유럽방식의 전송방식에 맞게 변환하여 디지털가입자와 송수신하는 것으로, 이 과정에서 필요한 선로의 유지보수는 채널 0을 통하여 이루어지며 상대쪽으로부터 수신한 신호에 프레임 정렬이나 CRC 오류가 있을때는 홀수 프레임의 채널 0의 비트 3을 '1'로하여 상대측으로 송신하고, 본 디지털 가입자 선로 정합장치에서 유효한 데이터를 송신할 수 없는 경우나 선로의 이상 유무를 시험하고자 할 경우에는 전 프레임에 해당하는 모든 데이터를 '1'로해서 상대측으로 송신한다. 이러한 유지보수와 관련된 동작은 프로세서에서 제어하고 사용자로 하여금 모니터링 할 수 있게 하였다.The B channel received from the voice switch unit 11 and the D channel data from the HDLC control unit 50 are assigned a time slot in the switch unit 30 and processed according to the ST bus (Serial Telecom-Bus) format. Switch to 40. The PCM matching unit 40 converts the B channel and the D channel into HDB3 encoding and CRC-4 multiframe structures, which are European transmission codes, and transmits them to the PCM line. The form of the multiframe structure is shown in FIG. 5, where channel 0 is basically used for line maintenance and channel 16 is used as a spare channel. The main function of the PCM matching unit 40 is to convert the B and D channels according to the European transmission method and transmit and receive them with the digital subscriber. The maintenance of the necessary lines in this process is performed through channel 0 and received from the other party. When there is frame alignment or CRC error in one signal, bit 3 of channel 0 of odd frame is set to '1' and sent to the other side, and valid data cannot be transmitted from this digital subscriber line matching device or there is a problem with the line. In case of testing, send all data corresponding to the previous frame as '1' to the other party. This maintenance-related behavior was controlled by the processor and made available for monitoring by the user.

Claims (1)

유럽방식 디지털 가입자 선로정합장치에 있어서, 교환시스템으로부터 소정의 시스템주파수와 프레임 동기신호를 공급받아 소정의 동기신호를 발생하는 동기발생부, 음성스위치부와 B 채널 데이터를 송.수신하기 위한 스위치부, D,C 채널 데이터를 제어하여 스위치부로 전송하기 위한 HDLC 제어부, 다중가입자정합부와 인터페이스하고 스위칭된 B,C,D 채널 데이터를 PCM 변환하기 위한 PCM정합부, 각 구성부를 초기화시키고 제어명령을 수행하는 프로세서부, 프로세서의 명령에 따라 각 부의 입.출력에 대한 디코딩 및 리드/라이트 모드를 제어하기 위한 신호를 발생하는 어드레스 디코더부, 프로세서부에서 수행될 프로그램 및 각종 데이터를 저장하기 위한 메모리부, 상위 처리부와의 통신에 필요한 데이터를 저장하기 위한 공통 메모리부를 구비하는 것을 특징으로 하는 유럽방식 디지털 가입자 선로정합장치.In the European digital subscriber line matching device, a synchronization generator for receiving a predetermined system frequency and a frame synchronization signal from a switching system and generating a predetermined synchronization signal, a switch for transmitting and receiving voice signals and B channel data. , HDLC control unit for controlling D, C channel data and transmitting to switch unit, PCM matching unit for interfacing with multi-subscriber matching unit and PCM conversion of switched B, C, D channel data, initializing each component and executing control command The processor unit to perform, the address decoder unit for generating a signal for controlling the decoding and read / write mode for each input and output according to the instructions of the processor, the memory unit for storing the program and various data to be executed in the processor unit And having a common memory unit for storing data necessary for communication with the upper processing unit European way digital subscriber line matching device according to claim.
KR1019920023890A 1992-12-10 1992-12-10 European line machine device KR0135542B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920023890A KR0135542B1 (en) 1992-12-10 1992-12-10 European line machine device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023890A KR0135542B1 (en) 1992-12-10 1992-12-10 European line machine device

Publications (2)

Publication Number Publication Date
KR940017548A KR940017548A (en) 1994-07-26
KR0135542B1 true KR0135542B1 (en) 1998-04-27

Family

ID=19345214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023890A KR0135542B1 (en) 1992-12-10 1992-12-10 European line machine device

Country Status (1)

Country Link
KR (1) KR0135542B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038026A (en) * 1998-12-03 2000-07-05 김영환 Device for cept interface
KR100421212B1 (en) * 1997-05-10 2004-05-22 삼성전자주식회사 Point-to-multipoint transmission method of multicarrier system for continuous transmission of high-speed multicarrier data signals in digital subscriber line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421212B1 (en) * 1997-05-10 2004-05-22 삼성전자주식회사 Point-to-multipoint transmission method of multicarrier system for continuous transmission of high-speed multicarrier data signals in digital subscriber line
KR20000038026A (en) * 1998-12-03 2000-07-05 김영환 Device for cept interface

Also Published As

Publication number Publication date
KR940017548A (en) 1994-07-26

Similar Documents

Publication Publication Date Title
US5398249A (en) System for providing simultaneous multiple circuit-switched type communications on an ISDN basic rate interface
EP0231630B1 (en) Transmission equipment
JPH01117531A (en) Wireless digital telephone system base station
JPH0652906B2 (en) Distributed packet switch
US4751699A (en) Multiplexing and demultiplexing equipments for a synchronous digital link with variable modulation speed and rate
US4849972A (en) Digital data communications terminal and modules therefor
EP0334569B1 (en) Method of and system for transmitting information
US5228030A (en) Time division communication system frame changeover arrangement
KR0135542B1 (en) European line machine device
US4573151A (en) Interface unit for telephone system having remote units
US4403320A (en) Line status detection in a digital concentrator system
US5455824A (en) Message information terminating system
US4394756A (en) Generation of busy signals in a digital concentrator
EP0048129A1 (en) Digital concentrator
GB2085264A (en) Digital concentrator
US5418788A (en) Data link terminator
JP3158758B2 (en) Terminal adapter device and data transmission method
KR0124526Y1 (en) Isdn subscriber interfacing apparatus
KR940007988B1 (en) Isdn subscriber matching device
KR910009670B1 (en) Apparatus for multiplexing subscribers lines of digital switching network
KR900004474B1 (en) Electronic exchange interface circuit
KR100314354B1 (en) A Basic Rate Interface Unit of Integrated Services Digital Network in Fiber Loop Carrier-Curb Systems
EP0903956A2 (en) A network between a local exchange and an access network, and a semi-conductor large-scaled integrated circuit for use in the network
JP2907661B2 (en) Digital multiplex transmission equipment
JP3772465B2 (en) Digital line connection system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee