KR910009032B1 - 파워 트랜지스터(power transistor) - Google Patents
파워 트랜지스터(power transistor) Download PDFInfo
- Publication number
- KR910009032B1 KR910009032B1 KR1019830006119A KR830006119A KR910009032B1 KR 910009032 B1 KR910009032 B1 KR 910009032B1 KR 1019830006119 A KR1019830006119 A KR 1019830006119A KR 830006119 A KR830006119 A KR 830006119A KR 910009032 B1 KR910009032 B1 KR 910009032B1
- Authority
- KR
- South Korea
- Prior art keywords
- power transistor
- emitter
- base
- region
- electrode
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 파워트랜지스터를 표시하는 개략 단면도.
제2도는 본 발명의 실시예 1을 표시하는 파워트랜지스터의 요부 평면도.
제3도, 제4도 및 제5도는 제2도의 (X)-(X)선 (Y1)-(Y1)선 및 (Y2)-(Y2)선으로 절단한 단면도.
제6도는 소자의 개략 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 베이스영역 12 : 에미터영역
13,13 : 비(非)에미터영역 17,17 : 에미터전극(電極)
18,18 : 베이스전극 20,20 : 베이스전극
본 발명은 파워트랜지스터의 안정동작 영역을 넓히기 위하여 설치되는 에미터 안정화 저항을 형성하는 기술에 관한 것이다. 파워트랜지스터는 종래부터 언급되어 있는 것 같이 구조로서는 플레이너형(PLANAR TYPE)이 다수이므로 동작할때의 콜렉터 전류집중이 문제이다.
즉 제1도에 표시와 같이 베이스영역(1)에 있어서의 에미터영역(2)의 바로 아래부분(3)과 끝부분(4)으로서는 확산되는 불순물의 농도가 다르다. 이 농도차는 pn접합(pn junction)을 확산처리 형성하는 과정에서 생기며 플레이너형인한 숙명적인 것이다. 또한 베이스전극(5)은 끝부분(4)에 가까운 바로 아래부분(3)과는 떨어져 있기 때문에, 파워트랜지스터를 동작시키기 위하여 베이스전류를 흐르게 하면 소위 베이스 확산저항(R)(R)…이 형성되며 예컨대 npn 파워트랜지스터의 스윗칭 동작때에는 콜렉터영역(6)으로 향하는 전류(7)는 베이스전극(5)와 에미터전극(8)을 정(正)바이어스하는 온(ON) 상태에서는 파선과 같이 끝부분(4)을 역(逆)바이어스하는 오프(OFF) 상태에서는 실선과 같이 바로 아래부분(3)을 집중하여 흐른다.
그 때문에, 특히 오프(OFF) 상태에서는 전류집중이 일어나면 바로 아래부분(3)에서 소위 핫·스팟트를 유발하여서 2차 항복현상(降伏現像)을 초래하는 원인으로 되어 있었다. 이 문제를 해결하기 위하여 이전부터 에미터영역에 안정화 저항을 설치하여 전류집중을 완화시키는 등의 대책이 강구되어 있으나 다음에 표시한 것 같은 특성열화(特性劣化)나 원가고등이 일어나서 실시곤란이었다.
즉, 고농도로 불순물을 주입시킨 에미터영역에 이것을 국소적으로 희석(稀釋)하는 저항확산을 행하면 바로 아래부분(3)에 결정결함을 발생시켜서 그 때문에 전압-전류파형 불량이나 직류전류증폭률(hFE)의 저하를 초래하여 버리는 것이다. 또한 저항확산에 의하지 않고 에미터영역(2)의 노출표면에 다결정실리콘을 부착되도록 하여서 안정화 저항을 형성하는 경우가 있으나 이 경우 잉여부분인 피착공정이 증가하므로 공수(工數)가 대폭으로 증가하여 버리는 약점이 있었던 것이다.
본 발명은 상기한 종래의 기술적 배경에 입각하여 검토 고안한 끝에 제창하는 것으로서 확산저항이나 다결정실리콘에 의한 안정화 저항형성과는 다른 기술을 제공하는 것이다. 즉, 본 발명은 에미터 전(全)영역중에 베이스영역과 접속된 다수의 포스트(Post) 형상의 비(非)에미터영역을 산재시키는 것을 요지로 하는 것이다.
따라서, 본 발명은 파워트랜지스터 동작할때의 전류의 집중을 완화하는 것은 물론이고 특성불량이나 원가고등까지도 방지할 수 있고 그뿐만 아니라 파워트랜지스터로서 유도성 부하를 구동하는 경우에도 스윗칭 할때의 백·펄스 충격을 흡수하여 파손을 회피할 수 있는 등의 신뢰성 향상도 도모되는 것이다.
본 발명은 다음에 표시하는 실시예에 그 가장 좋은 형태를 구현시키고 있다. 그래서 실시예를 설명하면 먼저 제2도는 파워트랜지스터의 요부(要部) 확대평면도로서 플레이너형 npn 구조를 채택하는 점은 종래와 같으나 빗살(櫛齒)형상의 에미터패턴 전체영역에 베이스영역보다 다수의 ″웰″이며 솟아나오는 구조로 되어 있다.
즉(X)-(X)선으로서 절단한 단면을 표시하는 제3도에서 (9)(9)…가 ″웰″이며 콜렉터영역(10) 위에 형성된 베이스영역(11) 중에 높은 불순물 농도의 핑거형 에미터영역패턴(12)을 만들때에 비산(Scattering) 상태의 비(非)확산지대를 설정하는 것에 의하여 베이스영역(11)과 접속한 포스트 형상으로 베이스와 동일한 도전형의 비(非)에미터영역(13)(13)…이 형성된다.
또한 제3도에 있어서의 (14)는 저항콘택트부(15)(15)…및 에미터콘택트부(16)(16)…를 제외하는 노출표면을 보호하는 산화막(酸化膜)이다. 그리고 (X)-(X)선과 직각으로 교차하는 (Y1)-(Y1)선 및 (Y2)-(Y2)선으로서 절단한 단면을 표시하는 제4도 및 제5도에도 표시하는것 같이 (17)는 핑거형 에미터전극(18)은 절연막(19)을 개재하여 에미터전극(17) 위에 가설한 리본형상전극이다.
또 제2도-제5도에서 (20)(20)…은 종래와 같은 베이스영역(11) 위에 저항콘택트(21)(21)…을, 창을 열고 피복시켜놓은 스트라이프(STRIP)형상의 베이스전극(22)는 n+형 콜렉터영역(10)의 기체(基體), (23)은 이면의 콜렉터전극이다.
상기한 구성으로 하는 파워트랜지스터를 제작함에는 먼저 종래와 동일한 수단방법에 의하여 n+형 기판(22)위에 n-형의 콜렉터영역(10)을 에피탁시알(EPITAXIAL) 성장시키고 그 후 형베이스영역(11)을 열확산시킨다. 다음에 베이스영역(11)의 노출표면을 공지의 호트린그래피 기술에 의하여 정밀한 배치로 웰(9)(9)…을 피복하는 마스킹패턴을 형성하여 종래보다도 깊이 방향으로 양호하게 확산하는 도너(DONOR)를 열확산시켜서 에미터영역(12)을 형성한다.
또한 에미터전극(17) 및 베이스전극(18)(20)은 내부금속배선 때문에 와이어본딩(WIRE-BONDING) 위치가 필요하나 이것은 제6도에 대략 기재한 것 같이 소자 끝부분에 에미터전극(17)(17)…및 비(非)에미터영역 및 베이스전극(13)(13)… 및 (20)(20)…을 빗살(櫛齒)의 자루부분으로하여 비대화시켜서 본딩패드(BONDING-PAD)(24)(25)를 설치하여 놓는다. 이상의 결과 얻어지는 파워트랜지스터는 다음과 같은 장점을 발휘한다.
(1) 전체 에미터영역(12) 중에 비(非)에미터영역(13)(13)…이 설치되어서 제5도에 표시와 같은 안정화 저항 RB, RB, …가 매설(埋設)됨으로 종래와 같은 에미터 바로 아래부분의 결정결함이 발생한 위험이 없고 또한 노출표면 피복처리는 종래와 동일한 것으로서 공수의 증가도 일어나지 않는다.
(2) 베이스콘택트가 현저하게 증가함으로 베이스전극에서의 소수 캐리어·퇴피(退避)를 용이하게 하도록 와이어본딩패드(25)를 선택할 수 있다.
Claims (1)
- 에미터전체 영역중에 베이스영역(11)과 접속된 다수의 포스트 형상의 비(非)에미터영역(13)(13)을 산재(散在)시키는 것을 특징으로 하는 파워트랜지스터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019830006119A KR910009032B1 (ko) | 1983-12-22 | 1983-12-22 | 파워 트랜지스터(power transistor) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019830006119A KR910009032B1 (ko) | 1983-12-22 | 1983-12-22 | 파워 트랜지스터(power transistor) |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850005134A KR850005134A (ko) | 1985-08-21 |
KR910009032B1 true KR910009032B1 (ko) | 1991-10-28 |
Family
ID=19230701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019830006119A KR910009032B1 (ko) | 1983-12-22 | 1983-12-22 | 파워 트랜지스터(power transistor) |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910009032B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100354905B1 (ko) * | 1998-07-23 | 2003-06-12 | 삼성전자 주식회사 | 액정표시장치 |
-
1983
- 1983-12-22 KR KR1019830006119A patent/KR910009032B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR850005134A (ko) | 1985-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
US4631561A (en) | Semiconductor overvoltage suppressor with accurately determined striking potential | |
US3538399A (en) | Pn junction gated field effect transistor having buried layer of low resistivity | |
JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US6674147B2 (en) | Semiconductor device having a bipolar transistor structure | |
US4500900A (en) | Emitter ballast resistor configuration | |
US4032957A (en) | Semiconductor device | |
US4380021A (en) | Semiconductor integrated circuit | |
US4027324A (en) | Bidirectional transistor | |
KR910009032B1 (ko) | 파워 트랜지스터(power transistor) | |
US3946425A (en) | Multi-emitter transistor having heavily doped N+ regions surrounding base region of transistors | |
US7321138B2 (en) | Planar diac | |
JPH0465552B2 (ko) | ||
US3510736A (en) | Integrated circuit planar transistor | |
US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
JPS6239547B2 (ko) | ||
US5998855A (en) | Bipolar power transistor with buried base and interdigitated geometry | |
EP0317108B1 (en) | Programmable active/passive cell structure | |
JPS6327865B2 (ko) | ||
US4460913A (en) | Fast switching transistor | |
JP2716152B2 (ja) | ラテラルトランジスタ | |
JPH0412673Y2 (ko) | ||
US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
US4303932A (en) | Lateral transistor free of parisitics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19941013 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |