KR910006686B1

KR910006686B1 - 전압안정회로

Info

Publication number: KR910006686B1
Application number: KR1019880014501A
Authority: KR
Inventors: 박응남
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1988-11-04
Filing date: 1988-11-04
Publication date: 1991-08-30
Also published as: KR900008836A

Abstract

내용 없음.

Description

전압안정회로

제1도는 종래의 회로도.

제2도는 본 발명에 따른 회로도.

제3도는 본 발명에 따른 제2도의 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 합성수단 20, 40 : 제1, 2평활수단

30 : 과전압보호수단

본 발명은 칼라모니터 혹은 칼라 텔레비젼 및 CAD/CAM모니터부의 전압안정화 회로에 관한 것으로, 특히 수평출력의 플라이백 트랜스의 2차측의 출력전원과 전원전압단(B+)의 전원을 합성하여 사용시 과전압 입력에 따라 상기 합성전원을 자동으로 차단하며 원하는 해당 전압을 안정적으로 얻을 수 있는 전압 안정화 회로에 관한 것이다.

종래의 칼라모니터나 칼라 텔레비젼 및 CAD/CAM의 모니터부의 필요한 전원은 제1도와 같은 구성회로에 의해 얻어 냈었다. 제1도는 캐패시터(C1)와 저항(R1)에 의해 커풀링을 겸한 전원전압단(B+)의 전원을 합성하는 합성수단과, 상기 합성수단의 합성전원을 다이오드(D1)에서 검파하고 저항(R2) 및 캐패시터(C2)에 의해 평활하여 원하는 출력을 얻어왔었다. 그러나 종래는 회로구성상 과전압에 대해 회로를 보호할 수 없도록 되어 있었으며, 리플 또한 많이 포함하고 있어서 고품위 멀티모니터 및 CAD/CAM모니터에 사용할 수 없는 문제점이 있었다.

따라서 본 발명의 목적은 과전압시 시스템의 회로를 보호하고 전원전압을 안정화하게 얻을 수 있는 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 회로도로서, 수평측 FBT트랜스포머를 통해 입력선 전원을 캐패시터(C11)에 의해 커플링하고 전원단(B+)를 통해 입력되는 전원을 다이오드(D11)를 통해 합성하는 합성수단(10)과, 상기 합성수단(10)의 출력을 다이오드(D12) 및 캐패시터(C12)를 통해 평활하여 저항(R11)을 통해 출력하는 제1평활수단(20)과, 상기 제1평활수단(20)의 출력을 저항(R13,R14)에 의해 결정되는 기준값에 따라 비교하여 과전압시 전계효과 트랜지스터(FET1)을 스위칭하여 과전압에 따른 전류를 상기 평활전압을 다이오드(D13)와 저항(R14)을 통해 바이패스하여 회로를 보호하는 과전압 보호수단(30)과, 상기 과전압보호수단(30)을 통과한 상기 제2평활수단(20)의 출력을 다이오드(D14)에서 검파하고 캐패시터(C13)에서 재평활하여 저항(R15)을 통해 출력하는 제2평활수단(40)으로 구성된다. 제3도는 본 발명에 따른 제2도의 동작파형도로서, 제2도에서 도시한 각 노드(A)-(D)의 출력 파형도이다.

상기 구성에 따라 본 발명의 구체적 일실시예를 제2, 3도를 참조하여 상세히 설명하면, 플라이 백 트랜스포머(FBT)의 2차측 노드(A)의 출력이 제3a도와 같은 파형으로 넘어올때 캐패시터(C11)에 의해 DC가 커플링된다. 그리고 노드(B)를 통해 85V의 DC전압이 인가되면 상기 캐패시터(C11)를 통해 출력된 전압과 합성되어 제3b도와 같이 발생된다. 상기 합성된 출력이 다이오드(D12)를 통해 검파되고 캐패시터(C12)를 통해 평활화되어 저항(R14)을 통과하면 제3c도의 파형과 같이 출력됨을 알수 있다. 이때 전계효과 트랜지스터(FET1)의 게이트는 저항(R13,R14)에 의해 결정되는 기준전압에 의해 상기 저항(R11)을 통해 과전압을 검출하게 되는데, 만약 과전압이 인가되면 전계효과 트랜지스터(FET1)는 온되어 전계효과 트랜지스터(FET1)의 드레인단과 소오스단을 통해 다이오드(D13)를 지나 전류를 흘리므로 과전압으로 부터 회로를 보호할 수 있다. 즉, 상기 저항(R11)을 통한 출력은 노드(A,B)의 전압(A+B×

)이 저항(R13,R14)에 의해 분압되어지므로 전계효과 트랜지스터(FET1)의 게이트노드(Y)전압은 A⁺+B×

가 된다. 상기 저항(R13,R14)에 의해 전계효과 트랜지스터(FET1)의 게이트 노드(Y)의 레벨을 정할시는 출력측에서 원하는 오차 전위 즉 노드(B+)의 전압보다 높은 오차범위의 값을 정한다. 왜냐하면 상기 노드(B)전압보다 전위가 낮게 조절되어야 다이오드(D13)을 통하여 노드(Y)에 2차전압이 가해지게되기 때문에 이때 노드(A)를 통해 과전압이 걸리어 노드(Y)의 전위가 높게 될때 전계효과 트랜지스터(FET1)가 동작하므로 자동적으로 원하는 출력을 얻을 수 있으며 과전압으로 부터 회로를 보호할 수 있다. 상기 제1평활수단(20)으로 부터 출력된 전압이 다이오드(D14)와 캐패시터(C13) 및 저항(R15)를 통해 2차로 평활하여 안정된 전압을 얻어낸다.

상술한 바와 같이 2차 평활에 거쳐 리플이 제거되어 안정된 원하는 출력을 얻어내며, 과전압 인가시 입력을 차단하여 회로를 보호할 수 있는 이점이 있다.

Claims

모니터의 전압 안정화회로에 있어서, 수평측 FBT트랜스포머를 통한 전원과 전원단(V+)통해 입력되는 전원을 합성하는 합성수단(10)과, 상기 합성수단(10)의 출력을 평활하여 출력하는 제1평활수단(20)과, 상기 제1평활수단(20)의 출력을 기준값에 따라 비교하여 과전압시 스위칭하여 상기 평활전압을 바이패스하여 회로를 보호하는 과전압보호수단(30)과, 상기 과전압보호수단(30)을 통과한 상기 제2평활수단(20)의 출력을 검파하고 재평활하여 출력하는 제2평활수단(40)으로 구성됨을 특징으로 하는 전압안정회로.
제1항에 있어서, 과전압 보호수단이 상기 제1평활수단(20)의 출력을 저항(R13,R14)의 결정에 의해 결정되는 기준값에 따라 비교하여 과전압시 전계효과 트랜지스터(FET1)을 스위칭하여 상기 평활전압을 다이오드(D13)와 저항(R14)을 통해 바이패싱되도록 구성됨을 특징으로 하는 전압 안정화회로.