KR910005874Y1 - Vertical size changing circuit for monitor - Google Patents
Vertical size changing circuit for monitor Download PDFInfo
- Publication number
- KR910005874Y1 KR910005874Y1 KR2019880006133U KR880006133U KR910005874Y1 KR 910005874 Y1 KR910005874 Y1 KR 910005874Y1 KR 2019880006133 U KR2019880006133 U KR 2019880006133U KR 880006133 U KR880006133 U KR 880006133U KR 910005874 Y1 KR910005874 Y1 KR 910005874Y1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- signal
- nand gate
- vertical
- monitor
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 종래의 회로도.1 is a conventional circuit diagram.
제 2 도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
N1-N4: 낸드게이트 TR1, TR2: 트랜지스터N 1 -N 4 : NAND gate TR 1 , TR 2 : transistor
IC1, IC2: 편향코일 제어 집적소자 VR1, VR2:가변저항IC 1 , IC 2 : deflection coil control integrated device VR 1 , VR 2 : variable resistance
본 고안은 모니터에 인가되는 수평 동기 신호와 수직 동기 신호의 레벨(H레벨, L레벨)을 판별하여 화면의 수직 사이즈를 변화시켜 줄수 있도록한 모니터의 수직 사이즈 변환회로에 관한 것이다.The present invention relates to a vertical size conversion circuit of a monitor capable of changing the vertical size of a screen by determining the level (H level, L level) of a horizontal sync signal and a vertical sync signal applied to the monitor.
모니터에 수평 동기 신호가 15KHZ나 22KHZ로 인가될때와 싱크 온 그린(Sync on Green)신호가 인가될 경우에는 모니터의 수직 사이즈가 변화하지 않도록 하기 위하여 제어회로가 쓰이며 수평 동기 신호 30KHZ의 PSⅡ(모니터의 수직 사이즈변환)신호가 인가될 경우에는 수평동기 신호와 수직동기신호의 레벨(H 레벨, L 레벨)이 어떻게 인가되느냐에 따라 모니터의 수직 사이즈가 크게 변화하게 되므로 이를 수평, 수직 동기 신호의 입력 레벨에 따라 변환시켜 주어야만 정상적으로 디스플레이 되는 화면을 볼수 있게 된다.When the horizontal sync signal is applied to the monitor at 15KHZ or 22KHZ and when the Sync on Green signal is applied, a control circuit is used to prevent the monitor's vertical size from changing and a PSII with 30KHZ horizontal sync signal When the vertical size conversion signal is applied, the vertical size of the monitor varies greatly depending on how the level (H level, L level) of the horizontal synchronization signal and the vertical synchronization signal are applied. If you change it according to, you can see the screen displayed normally.
따라서 종래에는 제 1 도에서와 같이 수평동기 신호와 수직 동기 신호가 저항(R1)(R2)과 콘덴서(C1)(C2)로 구성된 적분회로를 통하여 일측이 접지된 익스크루시브 오아게이트(EOR1)(EOR2)의 타측에 인가되게 구성하고 익스크루시브오아 게이트(EOR1)(EOR2)의 출력은 전원(V-)이 바이어스용 저항(R3-R6)을 통하여 인가되는 트랜지스터(Q1)(Q2)의 베이스에 인가되게 구성하며 전원(V-)이 저항(R7)(R8)을 통하여 인가되는 트랜지스터(Q1)(Q2)의 콜렉터 측에는 편향코일 제어 집적소자(IC1)(IC2)를 연결하여 가변저항(VR1)(VR2)으로 수직 편향 코일을 제어하므로써 모니터의 수직 사이즈가 변환되게 구성하였다.Therefore, in the related art, as shown in FIG. 1 , an exclusive ore in which the horizontal synchronizing signal and the vertical synchronizing signal are grounded on one side through an integrating circuit composed of the resistors R 1 (R 2 ) and the condenser C 1 (C 2 ). configured to be applied to the other side of the gate (EOR 1) (EOR 2) and exclusive Iowa gate (EOR 1) the output of the (EOR 2) is the power (V -) through a resistor (R 3 -R 6) for biasing It is configured to be applied to the base of the transistor (Q 1 ) (Q 2 ) to be applied, and the power supply (V − ) is deflected on the collector side of the transistor (Q 1 ) (Q 2 ) to which the resistor (R 7 ) (R 8 ) is applied. The vertical size of the monitor is converted by connecting the coil control integrated device IC 1 (IC 2 ) to control the vertical deflection coil with the variable resistor VR 1 (VR 2 ).
그리고 싱크 온 그린 신호나 수평동기 신호는 바이어스용 저항(R9-R12)이 연결된 트랜지스터(Q3-Q6)의 베이스에 인가되게 구성하고 에미터가 접지된 트랜지스터(Q3)(Q5)의 콜렉터측은 트랜지스터(Q1)의 콜렉터측과 연결하며 트랜지스터(Q4)(Q6)의 콜렉터측은 트랜지스터(Q2)의 콜렉터측에 연결구성한다.And sync on green signal and a horizontal synchronizing signal for the bias resistor (R 9 -R 12) is connected transistors (Q 3 -Q 6) of the transistor configured to be applied to the base and emitter of the ground (Q 3) (Q 5 ) collector side connected to the collector side of the transistor (Q 1) and the side of the collector of the transistor (Q 4), (Q 6) constitute connected to a collector side of the transistor (Q 2).
이때 싱크온 그린 신호와 수평 동기 신호가 15KHZ나 22KHZ로 인가될 경우에는 H레벨로 인가되게 하고 수평 동기 신호가 30KHZ인가될 때에만 L레벨로 인가되게 한다.At this time, when the sync-on green signal and the horizontal synchronization signal are applied at 15KHZ or 22KHZ, they are applied at the H level, and are applied at the L level only when the horizontal synchronization signal is applied at 30KHZ.
이와같이 구성된 종래의 회로도에서 싱크온 그린신호와 수평동기 신호가 15KHZ나 22KHZ로 인가될 경우에는 모니터의 수직 사이즈가 변화하지 않도록 저항(R11)(R12)과 트랜지스터(Q5)(Q6)의 제어회로가 쓰이므로 편향 코일제어 집적소자(IC1)(IC2)는 동작하지 않는다.In the conventional circuit diagram configured as described above, when the sink-on green signal and the horizontal synchronization signal are applied at 15 KHZ or 22 KHZ, the resistors R 11 (R 12 ) and transistors Q 5 (Q 6 ) do not change the vertical size of the monitor. Since the control circuit is used, the deflection coil control integrated device (IC 1 ) (IC 2 ) does not operate.
이들 신호가 H레벨로 인가될때에는 트랜지스터(Q3~Q6)를 " 턴온 " 시켜 트랜지스터(Q1)(Q2)의 콜렉터 출력을 접지전위로 떨어뜨려 주무로써 편향 코일 제어집적소자(IC1)(IC2)는 동작하지 않게 된다.When these signals are applied at the H level, the transistors Q 3 to Q 6 are "turned on" to drop the collector output of the transistors Q 1 and Q 2 to ground potential, thereby causing the deflection coil control integrated device IC 1 to be turned on. (IC 2 ) will not work.
그러나 이들 이외의 신호 즉 싱크 온 그린 수평 동기 신호 15KHZ, 22KHZ신호가 인가되지 않고 수평 동기 신호 30KHZ의 PSⅡ신호가 인가될때에는 이들 두신호가 모두 L레벨로 인가되게 되므로 트랜지스터(Q3~Q6)가 "턴오프"되어 편향 코일 제어집적소자(IC1)(IC2)의 동작은 트랜지스터(Q1)(Q2)의 콜렉터 출력에 의하여 제어되게 된다.However, signals other than those that is, when is a sync on green horizontal synchronizing signal 15KHZ, 22KHZ is not applied to the signal horizontal sync signal PSⅡ signal of 30KHZ application thereof because the two signals have to be applied both at the L level, and the transistor (Q 3 ~ Q 6) Is " turned off " such that the operation of the deflection coil control integrated device IC 1 (IC 2 ) is controlled by the collector output of transistors Q 1 (Q 2 ).
즉 싱크 온 그린 신호가 인가되지 않고 수평 동기 신호가 30KHZ인가될 경우에는 수평 동기 신호 레벨과 수직 동기신호 레벨에 의하여 트랜지스터(Q1)(Q2)의 구동이 제어되게 되므로써 편향 코일 제어집적소자(IC1)(IC2)에 연결된 가변저항(VR1)VR2)으로 수직 편향코일을 제어하여 모니터의 수직 사이즈를 변환시킬수 있는 것이다.That is, when the sync on green signal is not applied and the horizontal synchronizing signal is applied to 30 KHZ, the driving of the transistors Q 1 and Q 2 is controlled by the horizontal synchronizing signal level and the vertical synchronizing signal level. The vertical size of the monitor can be changed by controlling the vertical deflection coil with a variable resistor (VR 1 ) VR 2 ) connected to IC 1 ) (IC 2 ).
먼저 수평 동기 신호 레벨과 수직 동기 레벨이 모두 L레벨이면 익스크루시브 오아게이트(EOR1)(EOR2)의 출력이 L레벨이 되어 트랜지스터(Q1)(Q2)를 "턴온"시키지 못하므로 편향 코일 제어집적소자(IC1)(IC2)에는 전원(V-)이 인가되어 가변저항(VR1)(VR2)을 통한 수직 사이즈를 변화시키게 된다.First, if both the horizontal sync signal level and the vertical sync level are L level, the output of the exclusive oar gate EOR 1 (EOR 2 ) becomes L level, and thus does not "turn on" the transistor Q 1 (Q 2 ). The power supply V − is applied to the deflection coil control integrated device IC 1 and IC 2 to change the vertical size through the variable resistor VR 1 and VR 2 .
그러나 수평 동기 신호 레벨과 수직 동기 신호 레벨이 모두 H레벨이면 익스크루시브 오아 게이트(EOR1)(EOR2)의 출력이 H레벨이 되어 트랜지스터(Q1)(Q2)를 "턴온" 시키므로 편향 코일 제어집적소자(IC1)(IC2)는 동작을 하지 않게 된다.However, if the horizontal sync signal level and the vertical sync signal level are both at the H level, the output of the exclusive OR gate EOR 1 (EOR 2 ) is at the H level, which causes the transistor Q 1 (Q 2 ) to be "turned on" and thus deflected. The coil control integrated device IC 1 and IC 2 do not operate.
그리고 수평 동기 신호 레벨이 L레벨이고 수직동기 신호 레벨이 H레벨이면 편향 코일 제어집적소자(IC1)만 동작하게 되며 수평 동기 신호 레벨이 H레벨이고 수직 동기 신호 레벨이 L레벨이면 편향 코일 제어집적소자(IC2)만 동작하게 되므로써 모니터의 수직 사이즈를 변환시킬수 있게 된다.When the horizontal synchronizing signal level is L level and the vertical synchronizing signal level is H level, only the deflection coil control integrated element IC 1 operates. When the horizontal synchronizing signal level is H level and the vertical synchronizing signal level is L level, the deflection coil control integration is performed. Only the device IC 2 can be operated to change the vertical size of the monitor.
이와같이 종래에는 모니터의 수직 사이즈를 변환시키기 위해서는 트랜지스터(Q1-Q6)가 6개 익스크루시브오아게이트(EOR1)(EOR2)의 집적소자 1개 저항 (R3-R12)이 10개로 회로를 구성해 주었었다.As described above, in order to convert the vertical size of the monitor, the transistors Q 1 to Q 6 have one exclusive element of the six exclusive oar gates EOR 1 (EOR 2 ) and the resistors R 3 -R 12 have 10. The circuit was constructed with dogs.
본 고안은 이와 같은 점을 감안하여 종래와 똑같은 동작을 하되 회로 소자를 대폭 줄인 간단한 회로(낸드게이트의 집적소자 1개와 트랜지스터 2개)를 제공할 수 있도록 한 것으로써 회로 구성의 간략화와 제조원가의 하락에 그 목적을 둔것이다.In consideration of such a point, the present invention can provide a simple circuit (one NAND gate integrated device and two transistors) with the same operation as the conventional method, but with significantly reduced circuit elements, thereby simplifying circuit configuration and reducing manufacturing costs. The purpose is to.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제 2 도는 본 고안의 회로도로써 수평 동기 신호 레벨과 수직 동기 신호 레벨 입력은 저항(R1)(R2)과 콘덴서(C1)(C2)로 구성된 적분회로를 통한후 일측에 전원(V-)이 인가되는 낸드게이트(N1)(N2)의 타측에 인가되게 구성하고 낸드게이트(N1)(N2)의 출력은 가변저항(VR1)(VR2)으로 수직 편향 코일을 제어하는 편향 코일 제어집적소자(IC1)(IC2)에 인가되게 구성하며 싱크 온 그린 신호와 수평 동기 신호는 낸드게이트(N3)(N4)를 통하여 트랜지스터(TR1)(TR2)의 베이스에 인가되게 구성한 후 콜렉터가 접지된 트랜지스터(TR1)(TR2)의 에미터는 낸드게이트(N1)(N2)의 출력측에 연결 구성된다.2 is a circuit diagram of the present invention, the horizontal synchronizing signal level and the vertical synchronizing signal level input are connected to one side of the power supply (V) through an integrating circuit composed of a resistor (R 1 ) (R 2 ) and a capacitor (C 1 ) (C 2 ). -) is the vertical deflection coil configured to be applied to the other side of the NAND gate (N 1) (N 2) is applied and the output of the NAND gate (N 1) (N 2) is a variable resistor (VR 1) (VR 2) It is configured to be applied to the controlling the control coil IC (IC 1 ) (IC 2 ) to control, and the sync on green signal and the horizontal synchronization signal is transistor (TR 1 ) (TR 2 ) through the NAND gate (N 3 ) (N 4 ) The emitter of the transistor TR 1 (TR 2 ) whose collector is grounded after being configured to be applied to the base of is connected to the output side of the NAND gate N 1 (N 2 ).
이때 낸드게이트(N1-N4)는 하나의 집적소자(IC7400)로 구성된다.In this case, the NAND gates N 1 -N 4 are composed of one integrated device IC7400.
이와 같이 본 고안은 낸드게이트(N1-N4)의 집적소자 1개와 트랜지스터(TR1)(TR2) 2개로 간단히 구성할 수 있으나 그 기능이나 동작은 복잡하게 구성된 종래의 회로에서와 같이 동일하게 동작되어 진다.As such, the present invention can be simply configured with one integrated device of the NAND gates N 1 -N 4 and two transistors TR 1 (TR 2 ), but the function or operation thereof is the same as in a conventional circuit having a complicated structure. Is operated.
즉 싱크 온 그린 신호와 수평 동기 신호가 15KHZ나 22KHZ로 인가될 경우에는 이들 신호가 모두 H레벨로 인가되므로 낸드게이트(N3)(N4)의 출력이 L레벨이 되어 트랜지스터(TR1)(TR2)를 "턴온"시켜 주므로써 편향코일제어집적소자(IC1)(IC2)는 동작을 하지 않게 된다.In other words, when the sync on green signal and the horizontal synchronization signal are applied at 15KHZ or 22KHZ, all of these signals are applied at the H level, so that the output of the NAND gate N 3 (N 4 ) becomes L level so that the transistor TR 1 ( By turning on TR 2 ), the deflection coil control integrated device IC 1 (IC 2 ) is not operated.
이는 곧 싱크온 그린 신호와 수평 동기 신호가 15KHZ나 22KHZ로 인가될때에는 모니터의 수직 사이즈를 변환되지 않도록 낸드게이트(N3)(N4)와 트랜지스터(TR1)(TR2)의 제어회로가 쓰이므로 이들 신호가 인가될때에는 편향 코일 제어 집적소자(IC1)(IC2)를 동작시키지 않게 되는 것이다.That is, when the sync-on green signal and the horizontal synchronization signal are applied at 15KHZ or 22KHZ, the control circuits of the NAND gates N 3 and N 4 and the transistors TR 1 and TR 2 are not changed so that the monitor's vertical size is not converted. Since these signals are applied, the deflection coil control integrated device (IC 1 ) (IC 2 ) is not operated.
그러나 싱크 온 그린 신호 수평 동기 신호 15KHZ, 22KHZ가 인가되지 않고 수평동기 신호 30KHZ의 PSⅡ신호가 인가될 경우에는 모니터의 수직 사이즈가 수평 동기 신호 레벨과 수직동기 신호 레벨에 따라서 변하게 되므로 이때에는 편향 코일 제어집적소자(IC1)(IC2)를 동작시켜 모니터의 수직 사이즈를 변환시켜 주어야만 한다.However, when the sync on green signal horizontal sync signal 15KHZ, 22KHZ is not applied, and the PSII signal of the horizontal sync signal 30KHZ is applied, the vertical size of the monitor is changed according to the horizontal sync signal level and the vertical sync signal level. It is necessary to operate the integrated device IC 1 (IC 2 ) to convert the vertical size of the monitor.
따라서 싱크온 그린 신호 수평동기신호 15KHZ, 22KHZ가 인가되지 않고 수평동기 신호 30KHZ의 PSⅡ신호 즉 L레벨로 인가될 경우 낸드게이트(N3)(N4)의 출력은 H레벨이 되어 트랜지스터 (TR1)(TR2)를 "턴오프"시킴으로써 트랜지스터 (TR1)(TR2)는 편향 제어집적소자(IC1)(IC2)의 동작에 영향을 주지 않게 된다.Therefore, when the sync-on green signal horizontal synchronization signals 15KHZ and 22KHZ are not applied, but the PSII signal of the horizontal synchronization signal 30KHZ is applied at the L level, the output of the NAND gate N 3 (N 4 ) becomes H level and the transistor (TR 1 By "turning off" TR 2 , the transistor TR 1 (TR 2 ) does not affect the operation of the deflection control integrated device IC 1 (IC 2 ).
이와 같은 상태 즉 싱크온 그린 신호 수평동기신호 15KHZ, 22KHZ가 인가되지 않고 수평동기 신호가 30KHZ의 PSⅡ신호로 인가될 경우 수평, 수직동기 신호 레벨이 모두 L레벨이면 낸드게이트(N1)(N2)의 출력이 H레벨이 되어 편향 코일 제어 집적소자(IC1)(IC2)를 동작시켜 가변저항(VR1)(VR2)으로 수직 편향 코일을 제어하므로써 수직 사이즈를 변환시킬 수 있으며 수평, 수직 동기 신호 레벨이 모두 H레벨로 인가될 경우에는 수직사이즈를 변환시켜 줄 필요가 없으므로 H레벨의 수평, 수직 동기 신호 레벨이 인가되면 낸드게이트(N1)(N2)의 출력이 L레벨이 되어 편향 코일 제어 집적소자(IC1)(IC2)가 동작하지 않게 되므로 상기의 조건을 만족시켜 주게 된다.In this state, when the sync-on green signal, the horizontal synchronization signal 15KHZ, 22KHZ is not applied, and the horizontal synchronization signal is applied as the PSII signal of 30KHZ, the NAND gate N 1 (N 2 ) ), The output of the H becomes the H level, and operates the deflection coil control integrated device (IC 1 ) (IC 2 ) to control the vertical deflection coil with the variable resistor (VR 1 ) (VR 2 ) to change the vertical size. If the vertical sync signal level is applied to H level, there is no need to convert the vertical size. Therefore, when the horizontal and vertical sync signal levels of H level are applied, the output of the NAND gate N 1 (N 2 ) becomes L level. Thus, the deflection coil control integrated device IC 1 (IC 2 ) does not operate, thereby satisfying the above condition.
그리고 수평 동기 신호 레벨이 H레벨, 수직 동기 신호 레벨이 L레벨로 인가될때에는 낸드게이트(N1)의 출력이 L레벨, 낸드게이트(N2)의 출력이 H레벨로 출력되므로 편향 코일 제어집적소자(IC2)만 동작하게 되고 수평동기 신호 레벨이 L레벨, 수직동기 신호 레벨이 H레벨로 인가될때에는 낸드게이트(N1)의 출력이 레벨, 낸드게이트(N2)의 출력이 L레벨로 출력되게 되므로써 편향 코일 제어집적소자(IC1)만 동작하게 된다.When the horizontal synchronization signal level is applied at the H level and the vertical synchronization signal level is at the L level, the output of the NAND gate N 1 is output at the L level, and the output of the NAND gate N 2 is output at the H level. When only the device IC 2 is operated and the horizontal synchronous signal level is applied at the L level and the vertical synchronous signal level is applied at the H level, the output of the NAND gate N 1 is at the level, and the output of the NAND gate N 2 is at the L level. Since the deflection coil control integrated device IC 1 operates.
이상에서와 같이 본 고안은 간단한 회로로 구성되어 종래와 같은 모니터의 수직 사이즈 변환 조건을 모두 만족시킬수 있으므로 회로 구성의 간단함과 제조원가의 하락을 제공할 수가 있는 것이다.As described above, the present invention can be provided with a simple circuit to satisfy all the vertical size conversion conditions of the conventional monitor, so that the circuit configuration can be simplified and the manufacturing cost can be reduced.
즉 본 고안은 수평 동기 신호와 수직 동기 신호 레벨에 따라 수직 편향 코일을 제어해 주어 모니터의 수직사이즈를 변환시켜 줄수 있는 것으로 집적소자 1개와 트랜지스터 2개로 구성할 수 있어 회로 구성이 간단해지고 회로 소자의 감소로 원가 절감의 효과가 있는 것이다.In other words, the present invention can control the vertical deflection coil according to the level of the horizontal synchronizing signal and the vertical synchronizing signal to convert the vertical size of the monitor. The cost savings are due to the reduction.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880006133U KR910005874Y1 (en) | 1988-04-28 | 1988-04-28 | Vertical size changing circuit for monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880006133U KR910005874Y1 (en) | 1988-04-28 | 1988-04-28 | Vertical size changing circuit for monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890022031U KR890022031U (en) | 1989-11-03 |
| KR910005874Y1 true KR910005874Y1 (en) | 1991-08-05 |
Family
ID=19274650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880006133U KR910005874Y1 (en) | 1988-04-28 | 1988-04-28 | Vertical size changing circuit for monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005874Y1 (en) |
-
1988
- 1988-04-28 KR KR2019880006133U patent/KR910005874Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890022031U (en) | 1989-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127841A (en) | CMOS buffer having stable threshold voltage | |
| KR950007462B1 (en) | Multimode input circuit | |
| JPS6451822A (en) | Buffer circuit and integrated circuit using the same | |
| CA2024638A1 (en) | Cmos driver circuit | |
| KR910005874Y1 (en) | Vertical size changing circuit for monitor | |
| KR920007180A (en) | Composite circuit of bipolar transistor and MOS transistor and semiconductor integrated circuit device using same | |
| US4551639A (en) | Emitter coupled logic circuit controlled by a set input signal | |
| DE69414310T2 (en) | Integrated semiconductor circuit with test circuit | |
| KR900013718A (en) | Fast ECL Input Buffers for Vertical Fuse Arrays | |
| US4184087A (en) | Window discriminator or voltage range sensor | |
| US5132600A (en) | Load driving circuit having a pair of push-pull circuits | |
| KR860000799B1 (en) | Switch circuit | |
| US5075567A (en) | Electronic switch circuit | |
| KR910003668Y1 (en) | Synchronizing signal automatic change and size control circuit | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| US6590463B2 (en) | RC oscillator circuit with stable output frequency | |
| US4015141A (en) | Apparatus for comparing voltages | |
| JP2944277B2 (en) | Buffer circuit | |
| US5182475A (en) | ECL to CMOS voltage translator with bipolar transistor | |
| KR0113186Y1 (en) | Mode select circuit of multi-mode monitor | |
| KR910005237Y1 (en) | Fade control circuit | |
| JP3210246B2 (en) | Pulse signal output circuit | |
| KR890006045Y1 (en) | Three-phase input mode detector | |
| SU1034190A1 (en) | Device for set logical elements in initial state when voltage supply failure | |
| KR890003892Y1 (en) | Control circuit for automatic time tuning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |